#### PATENT ABSTRACTS OF JAPAN

(11) Publication number:

09063266 A

(43) Date of publication of application: 07, 03, 97

(51) Int. CI

## G11C 11/403

(21) Application number:

07210643

(71) Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 18 . 08 . 95

(72) Inventor:

OISHI TSUKASA


## (54) SEMICONDUCTOR STORAGE AND SEMICONDUCTOR CIRCUIT DEVICE

#### (57) Abstract:

PROBLEM TO BE SOLVED: To reduce power consumption in a self refresh mode.

SOLUTION: In a DRAM adopting a shared sense amplifier system, a potential difference occurs between bit line pair BL, /BL and sense nodes SN and /SN in response to activation of a word line WL in the self refresh mode. Thereafter, a bit line selection signal BLI1 is lowered to the ground potential for separating the bit line pair BL, /BL in a memory block B1 containing the activated word line WL from the sense amplifiers 36 and 44. Then, after the potential of the sense nodes SN and /SN are amplified by the sense amplfiers 36 and 44, the separated bit line pair BL, /BL are connected to the sense amplifiers 36 and 44 again.

COPYRIGHT: (C)1997,JPO



		•	•
	4		
*		æ	
~			

(19)日本国特許庁 (JP)

G11C 11/403

# (12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-63266

(43)公開日 平成9年(1997)3月7日

(51) Int.Cl. 6

識別記号

FΙ

G11C 11/34

363 M

審査請求 未請求 請求項の数17 OL (全44頁)

(21)出願番号

特願平7-210643

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(22)出願日

平成7年(1995)8月18日

(72)発明者 大石 司

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内


(74)代理人 弁理士 深見 久郎 (外3名)

#### (54) 【発明の名称】半導体記憶装置、および半導体回路装置

## (57)【要約】

【課題】 セルフリフレッシュモードにおける消費電力 を低減する。

【解決手段】 シェアードセンスアンプ方式を採用する DRAMにおいて、セルフリフレッシュモードではワード線WLの活性化に応答してビット線対BL,/BLおよびセンスノードSNおよび/SNの間に電位差が生じた後に、その活性化されたワード線WLを含むメモリブロックB1内のピット線対BL,/BLをセンスアンプ36および44から切離すために、ビット線選択信号BLI1を接地電位まで下降させる。そして、センスノードSNおよび/SNの電位がセンスアンプ36および44によって増幅された後に、その切離されたピット線対BL,/BLが再びセンスアンプ36および44に接続されるように構成した。



【特許請求の範囲】

【請求項1】 通常動作モードおよび前記通常動作モー ドよりも動作速度の遅い特殊動作モードを有する半導体 記憶装置であって、

第1および第2のセンスノードと、

前記第1および第2のセンスノードに接続され、前記第 1および第2のセンスノード間に生じた電位差を増幅す るセンスアンプと、

前記センスアンプの一方側に配置された第1のピット線 対と、

前記センスアンプの他方側に配置された第2のビット線 対と、

前記第1および第2のビット線対と交差する複数のワー ド線と、

行アドレス信号に応答して前記ワード線を選択的に活性 化する行デコーダと、

前記第1および第2のセンスノードと前記第1のピット 線対との間に接続された第1のスイッチ手段と、

前記第1および第2のセンスノードと前記第2のビット 線対との間に接続された第2のスイッチ手段と、

前記通常動作モードでは、前記第1および第2のピット 線対の一方を前記センスアンプに接続するように前記第 1および第2のスイッチ手段を制御するとともに、前記 特殊動作モードでは、前記第1および第2のビット線対 の一方を前記センスアンプに接続し、前記接続された-方のビット線対にデータが読出された後に前記接続され た一方のビット線対を前記センスアンプから切離し、前 記センスアンブが活性化された後に前記切離された一方 のヒット線対を再び前記センスアンプに接続するように 前記第1および第2のスイッチ手段を制御する制御手段 30 とを備えた半導体記憶装置。

【請求項2】 前記特殊動作モードはセルフリフレッシ ユモードであり、

所定のセルフリフレッシュイネーブル信号に応答して内 部行アドレス信号を順次生成する内部アドレス生成手段 と、

前記セルフリフレッシュイネーブル信号に応答して前記 内部行アドレス信号および外部から与えられた外部行ア ドレス信号の一方を選択し、その選択された行アドレス 信号を前記行デコーダに供給する選択手段とをさらに備 40 えたことを特徴とする請求項1に記載の半導体記憶装 置。

【請求項3】 通常動作モードおよび前記通常動作モー ドよりも動作速度の遅い特殊動作モードを有する半導体 記憶装置であって、

ビット線対と、

- 第1の共通ソースノードと、 (a)
- (b) 前記第1の共通ソースノードに接続されたソー スと、前記ピット線対の一方ピット線に接続されたドレ

ートとを有する第1のNチャネルトランジスタと、

- 前記第1の共通ソースノードに接続されたソー スと、前記ピット線対の他方ピット線に接続されたドレ インと、前記ピット線対の一方ピット線に接続されたゲ ートとを有する第2のNチャネルトランジスタと、
- (d) 第2の共通ソースノードと、
- (e) 前記第2の共通ソースノードに接続されたソー スと、前記ピット線対の一方ピット線に接続されたドレ インと、前記ビット線対の他方ピット線に接続されたゲ 10 ートとを有する第1のPチャネルトランジスタと、
  - (f) 前記第2の共通ソースノードに接続されたソー スと、前記ピット線対の他方ピット線に接続されたドレ インと、前記ピット線対の一方ピット線に接続されたゲ **ートとを有する第2のPチャネルトランジスタとを含む** センスアンプと、

前記通常動作モードでは第1のセンスアンプ駆動信号に 応答して前記第1の共通ソースノードの電位を第1の速 度で接地電位に向かって下降させることにより前記セン スアンプを駆動するとともに、前記特殊動作モードでは 20 前記第1のセンスアンプ駆動信号に応答して前記第1の 共通ソースノードの電位を前記第1の速度よりも速い第 2の速度で前記接地電位に向かって下降させることによ り前記センスアンプを駆動する第1のセンスアンプ駆動 手段とを備えた半導体記憶装置。

【請求項4】 前記通常動作モードでは第2のセンスア ンプ駆動信号に応答して前記第2の共通ソースノードの **電位を第3の速度で電源電位に向かって上昇させること** により前記センスアンプを駆動するとともに、前記特殊 動作モードでは前記第2のセンスアンプ駆動信号に応答 して前記第2の共通ソースノードの電位を前記第3の速 度よりも速い第4の速度で前記電源電位に向かって上昇 させることにより前記センスアンプを駆動する第2のセ ンスアンプ駆動手段をさらに備えたことを特徴とする請 求項3に記載の半導体記憶装置。

【請求項5】 通常動作モードおよび前記通常動作モー ドよりも動作速度の遅い特殊動作モードを有する半導体 記憶装置であって、

ピット線対と、

- (a) 第1の共通ソースノードと、
- 前記第1の共通ソースノードに接続されたソー (b) スと、前記ピット線対の一方ピット線に接続されたドレ インと、前記ピット線対の他方ピット線に接続されたゲ ートとを有する第1のNチャネルトランジスタと、
- (c) 前記第1の共通ソースノードに接続されたソー スと、前記ピット線対の他方ピット線に接続されたドレ インと、前記ピット線対の一方ピット線に接続されたゲ ートとを有する第2のNチャネルトランジスタと、
- (d) 第2の共通ソースノードと、
- 前記第2の共通ソースノードに接続されたソー (e) インと、前記ヒット線対の他方ヒット線に接続されたゲ 50 スと、前記ピット線対の一方ピット線に接続されたドレ

インと、前記ピット線対の他方ピット線に接続されたゲ ートとを有する第1のPチャネルトランジスタと、

前記第2の共通ソースノードに接続されたソー スと、前記ピット線対の他方ピット線に接続されたドレ インと、前記ヒット線対の一方ヒット線に接続されたゲ ートとを有する第2のPチャネルトランジスタとを含む センスアンプと、

前記通常動作モードでは第2のセンスアンブ駆動信号に 応答して前記第2の共通ソースノードの電位を第3の速 度で電源電位に向かって上昇させることにより前記セン 10 スアンプを駆動するとともに、前記特殊動作モードでは 前記第2のセンスアンプ駆動信号に応答して前記第2の 共通ソースノードの電位を前記第3の速度よりも速い第 4の速度で前記電源電位に向かって上昇させることによ り前記センスアンプを駆動する第2のセンスアンプ駆動 手段とを備えた半導体記憶装置。

【請求項6】 通常動作モードおよび前記通常動作モー ドよりも動作速度の遅い特殊動作モードを有する半導体 回路装置であって、

内部電源線と、

前記内部電源線に接続され、所定の活性化信号に応答し て活性化される内部回路と、

第1の供給能力および前記第1の供給能力よりも大きい 第2の供給能力を有し、外部電源電位に基づいて前記外 部電源電位よりも低い内部電源電位を前記内部電源線に 供給する内部電源電位供給手段と、

前記通常動作モードでは前記活性化信号に応答して前記 内部電源電位供給手段を前記第2の供給能力で活性化 し、前記特殊動作モードでは前記活性化信号に応答して 前記内部電源電位供給手段を前記第1の供給能力で活性 30 化する活性化手段とを備えた半導体回路装置。

【請求項7】 通常動作モードおよび前記通常動作モー ドよりも動作速度の遅い特殊動作モードを有する半導体 回路装置であって、

内部電源線と、

前記内部電源線に接続され、所定の活性化信号に応答し て活性化される内部回路と、

常時活性状態にあり、外部電源電位に基づいて前記外部 電源電位よりも低い内部電源電位を前記前記内部電源線 に供給する第1の内部電源電位供給手段と、

前記外部電源電位に基づいて前記内部電源電位を前記内 部電源線に供給する第2の内部電源電位供給手段と、

前記通常動作モードでは前記活性化信号に応答して前記 第2の内部電源電位供給手段を活性化するとともに、前 記特殊動作モードでは前記活性化信号にかかわらず前記 第2の内部電源電位供給手段を不活性状態に維持する活 性化/不活性化手段とを備えた半導体回路装置。

【請求項8】 前記外部電源電位が与えられる外部電源 ノードと前記内部電源線との間に接続され、一定の基準 電位が与えられるゲートを有するNチャネルトランジス 50

夕をさらに備えたことを特徴とする請求項7に記載の半 導体回路装置。

【請求項9】 前記Nチャネルトランジスタはゼロボル トのしきい電圧を有し、前記一定の基準電位は前記内部 電源電位に等しいことを特徴とする請求項8に記載の半 導体回路装置。

前記外部電源電位に基づいて前記内部 【請求項10】 電源電位を前記内部電源線に供給する第3の内部電源電 位供給手段をさらに備え、

前記活性化/不活性化手段は、前記通常および特殊動作 モードのいずれでも前記活性化信号に応答して前記第3 の内部電源電位供給手段を活性化することを特徴とする 請求項7に記載の半導体回路装置。

【請求項11】 通常動作モードおよび前記通常動作モ ードよりも動作速度の遅い特殊動作モードを有する半導 体回路装置であって、

前記内部電源線と、

前記内部電源線に接続された内部回路と、

外部電源電位が与えられる外部電源ノードと前記内部電 20 源線との間に接続された駆動トランジスタと、

前記通常動作モードでは第1の基準電位を生成するとと もに、前記特殊動作モードでは前記第1の基準電位より も低い第2の基準電位を生成する基準電位生成手段と、 前記内部電源線の電位が前記基準電位生成手段によって 生成された基準電位よりも低いとオンになるように、前 記内部電源線の電位が前記基準電位生成手段によって生 成された基準電位よりも高いとオフになるように、前記 駆動トランジスタを制御する制御手段とを備えた半導体 回路装置。

【請求項12】 通常動作モードおよび前記通常動作モ ードよりも動作速度の遅い特殊動作モードを有し、電源 電位よりも高い昇圧電源電位に基づいて動作する内部回 路を含む半導体回路装置であって、

前記昇圧電位が与えられる昇圧電源ノードと前記内部回 路との間に接続された第1のトランジスタと、

前記電源電位が与えられる電源ノードと前記内部回路と の間に接続された第2のトランジスタと、

前記通常動作モードでは前記第2のトランジスタがオフ 状態を維持しかつ前記第1のトランジスタがオンになる ように制御するとともに、前記特殊動作モードでは前記 40 第2のトランジスタが所定期間オンになりかつ前記所定 期間の経過後に前記第1のトランジスタがオンになるよ うに制御する制御手段とを備えた半導体回路装置。

【請求項13】 通常動作モードおよびセルフリフレッ シュモードを有する半導体記憶装置であって、

各々が、複数のワード線と、前記ワード線に交差する複 数のビット線対と、前記ワード線およびビット線対の交 点に対応して設けられた複数のメモリセルとを含む複数 のメモリブロックと、

前記複数のメモリブロックのうちデータが格納されてい

るメモリセルを含むメモリブロックを選択的にリフレッシュする選択リフレッシュ手段とを備えた半導体記憶装置。

【請求項14】 前記選択リフレッシュ手段は、

前記メモリブロックに対応して設けられ、各々が対応するメモリブロックにデータが格納されているか否かを示すフラグを格納する複数のフラグ格納手段と、

前記メモリブロックのいずれかにデータが格納されているときそのメモリブロックに対応するフラグ格納手段のフラグを活性化するフラグ活性化手段と、

内部行アドレスストローブ信号に応答して内部行アドレス信号を順次生成する内部アドレス生成手段と、

前記内部行アドレス信号に応答して前記ワード線を選択的に活性化する行デコーダと、

前記内部行アドレス信号を前記フラグ格納手段のフラグと比較し、前記内部行アドレス信号がその活性化されたフラグのフラグ格納手段に対応するメモリブロック内のワード線を示す場合に所定の禁止信号を生成する比較手段と、

前記禁止信号に応答して前記行デコーダへの前記内部行 20 アドレスストローブ信号の供給を遮断するスイッチ手段 とを含むことを特徴とする請求項13に記載の半導体記 億装置。

【請求項15】 通常動作モードおよびセルフリフレッシュモードを有する半導体記憶装置であって、

前記通常動作において行アドレス信号の一部に応答して 前記複数のワード線に対応する複数のワード線駆動信号 を生成するワード線駆動信号生成手段と、

前記通常動作モードにおいて前記行アドレス信号の他の 一部に応答してプリデコード信号を生成するプリデコー 30 ダと、

前記複数のワード線グループに対応して設けられ、前記 通常動作モードでは前記プリデコード信号に応答して選 択的に活性化され、各々が前記ワード線駆動信号に応答 して対応するワード線グループ内のワード線を選択的に 活性化する複数のデコーダユニットと、

前記セルフリフレッシュモードにおいて前記複数のデコーダユニットを順次選択的に活性化する第1のシフトレジスタと、

前記セルフリフレッシュモードにおいて前記複数のワード線駆動信号を順次選択的に活性化する第2のシフトレジスタとを備えた半導体記憶装置。

【請求項16】 前記第1のシフトレジスタが前記複数のデコーダユニットのうち最後のデコーダユニットを活性化した後に前記第2のシフトレジスタをインクリメントするインクリメント手段をさらに備えたことを特徴とする請求項15に記載の半導体記憶装置。

【請求項17】 通常動作モードおよびセルフリフレッシュモードを有する半導体記憶装置であって、

各々が複数のビット線対を含む第1および第2のメモリ 50 スアンブはその両側に配置された2つのビット線対B

ブロックと、

前記第1および第2のメモリブロック間に配置され、前記複数のビット線対に対応する複数のセンスアンプを含むセンスアンプ列と、

前記第1のメモリブロック内の複数のビット線対に対応して設けられ、各々が対応するビット線対およびセンスアンプ間に接続された複数の第1のスイッチ手段と、前記第2のメモリブロック内の複数のビット線対に対応して設けられ、各々が対応するビット線対およびセンスアンプ間に接続された複数の第2のスイッチ手段と、

(i) 前記通常動作モードでは行アドレス信号が与えら れるごとにその行アドレス信号に応答して選択されるべ き一方のメモリブロック内のビット線対を前記センスア ンプに接続し続けかつその選択されない他方のメモリブ ロック内のビット線対を前記センスアンプから切離すよ うに前記第1および第2のスイッチ手段を制御するとと もに、(ii) 前記セルフリフレッシュモードでは今回与 えられた行アドレス信号に応答して選択されるべきメモ リブロックがその1つ前に与えられた行アドレス信号に 応答して既に選択されているメモリブロックと同じ場合 はその選択されるべき一方のメモリブロック内のピット 線対を前記センスアンプに接続し続けかつその選択され ていない他方のメモリブロック内のヒット線対を前記セ ンスアンプから切離し続け、そうでない場合はその選択 されるべき一方のメモリブロック内のビット線対を前記 センスアンプに接続しかつその既に選択されている他方 のメモリブロック内のビット線対を前記センスアンプか ら切離すように前記第1および第2のスイッチ手段を制 御する制御手段とを備えた半導体記憶装置。

## 30 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は半導体回路装置に関し、さらに詳しくは、通常動作モードおよびセルフリフレッシュモードを有する半導体記憶装置に関する。 【0002】

【従来の技術】図39は、従来のダイナミックランダムアクセスメモリ(以下「DRAM」という)の一部構成を示す回路図である。図2を参照して、このDRAMは、Pチャネルセンスアンプ36およびNチャネルセンスアンプ44からなるセンスアンプと、このセンスアンプの一方側に配置されたビット線対BL,/BLと、このセンスアンプの他方側に配置されたもう1つのビット線対BL,/BLと、ビット線選択信号BLI1に応答してその一方側に配置されたビット線対BL,/BLをセンスアンプに接続するスイッチ回路56と、ビット線選択信号BLI2に応答してその他方側に配置されたビット線対BL,/BLをセンスアンプに接続するスイッチ回路62とを備える。すなわち、このDRAMはシェアードセンスアンプ方式を採用しているので、このセン

L、/BLの一方を選択し、その選択されたビット線対 BL、/BLに生じた電位差を増幅する。

【0003】図40は、図39に示されたシェアードセ ンスアンプの動作を示すタイミング図であり、図中縦軸 は電位を示し、横軸は時間を示す。図40に示されるよ うに、最初はビット線対BL,/BLがビット線イコラ イズ/プリチャージ回路68によって中間電位(1/ 2) Vccにプリチャージされるとともに、電源電位V ccよりも高い昇圧電源電位Vppがそれぞれビット線 選択信号BLI1およびBLI2としてスイッチ回路5 6および62に与えられる。そのため、両側のビット線 対BL、/BLがセンスアンプに接続されている。

【0004】ここで、たとえばメモリブロックB1が選 択される場合は、ビット線選択信号BLI2の電位のみ が昇圧電位Vppから接地電位GNDに下降する。それ によりメモリブロックB2内のピット線対BL, /BL がセンスアンプから切離され、メモリブロック B 1 内の ピット線対BL, /BLのみがセンスアンプに接続され る。

【0005】次いでワード線WLの電位が接地電位GN 20 Dから昇圧電源電位 Vppに上昇すると、そのワード線 WLに接続されたメモリセル30からピット線BLに電 荷が流出し、それにより一方のピット線BLと他方のピ ット線/BLとの間に電位差が生じる。ここでは、ビッ ト線BLの電位がPチャネルセンスアンプ36によって 電源電位Vccまで上昇させられ、ビット線/BLの電 位がNチャネルセンスアンプ44によって接地電位GN Dまで下降させられる。

【0006】このようにDRAMの通常動作モードで は、ビット線BLおよび/BLの電位がそれぞれ電源電 30 位Vccおよび接地電位GNDに到達するまでの間、ビ ット線選択信号BL1は昇圧電源電位Vppに維持され る。そのため、ビット線対BL, /BLの増幅が完了す るまでそのピット線対BL, /BLは継続的にセンスア ンプに接続される。このようなシェアードセンスアンプ の動作は通常動作モードのときだけでなく、セルフリフ レッシュモードのときも同様に行なわれる。

【0007】ところで、図41はDRAMなどで用いら れる従来の内部降圧回路の構成を示す回路図である。図 41を参照して、この内部降圧回路は、一定の基準電位 40 Vref1を生成する基準電位生成回路182と、常時 活性化されている電圧ダウンコンバータ164と、選択 的に活性化される電圧ダウンコンバータ190とを備え る。待機状態では電流供給能力の小さい電圧ダウンコン バータ164のみが動作する。他方、活性状態では電圧 ダウンコンバータ164に加えて電流供給能力の大きい 電圧ダウンコンバータ190も動作する。すなわち、内 部行アドレスストローブ信号RASIに応答して内部回 路180が活性化されると、比較回路192もまた内部 行アドレスストローブ信号RASIに応答して活性化さ 50 イッチ手段は第1および第2のセンスノードと第2のビ

れるので、この内部降圧回路は待機状態よりも大量の電 流を内部回路180に供給することができる。

【0008】このように従来の内部降圧回路では、通常 動作モードだけでなくセルフリフレッシュモードでも同 様に、電流供給能力の大きい電圧ダウンコンバータ19 0が内部行アドレスストローブ信号RASIに応答して 活性化される。

#### [0009]

【発明が解決しようとする課題】一般に、セルフリフレ ッシュモードでは通常動作モードと同じ程度の高速性は 要求されないにもかかわらず、図39および図40に示 されるようにセルフリフレッシュモードにおけるシェア ードセンスアンプの動作は通常動作モードのときと全く 同じである。そのため、セルフリフレッシュモードにお いても通常動作モードと同様にビット線対の増幅時にセ ンスアンプ中に大量の貫通電流が流れ、それによりセル フリフレッシュモードにおいても大量の電力が消費され るという問題があった。

【0010】また、図41に示されるように従来の内部 降圧回路ではセルフリフレッシュモードでも通常動作モ ードと同様に、電流供給能力の大きい電圧ダウンコンバ ータが内部行アドレスストローブ信号RASIに応答し て活性化されるので、セルフリフレッシュモードでも通 常動作モードと同様に大量の電力が消費されるという問 題があった。

【0011】この発明の1つの目的は、通常動作モード よりも動作速度の遅い特殊動作モードにおける消費電力 を低減することができる半導体記憶装置を提供すること である。

【0012】この発明のもう1つの目的は、通常動作モ ードよりも動作速度の遅い特殊動作モードにおける消費 電力を低減することができる半導体回路装置を提供する ことである。

## [0013]

【課題を解決するための手段】この発明の1つの局面に 従うと、通常動作モードおよび通常動作モードよりも動 作速度の遅い特殊動作モードを有する半導体記憶装置 は、第1および第2のセンスノードと、センスアンプ と、第1および第2のビット線対と、複数のワード線 と、行デコーダと、第1および第2のスイッチ手段と、 制御手段とを備える。センスアンプは、第1および第2 のセンスノードに接続され、第1および第2のセンスノ ード間に生じた電位差を増幅する。第1のビット線対は センスアンプの一方側に配置される。第2のビット線対 はセンスアンプの他方側に配置される。複数のワード線 は第1および第2のピット線対と交差する。行デコーダ は行アドレス信号に応答してワード線を選択的に活性化 する。第1のスイッチ手段は第1および第2のセンスノ ードと第1のビット線対との間に接続される。第2のス

ット線対との間に接続される。制御手段は、通常動作モ ードでは、第1および第2のビット線対の一方をセンス アンプに接続するように第1および第2のスイッチ手段 を制御する。制御手段はさらに、特殊動作モードでは、 第1および第2のビット線対の一方をセンスアンプに接 続し、その接続された一方のビット線対にデータが読出 された後にその接続された一方のピット線対をセンスア ンプから切離し、センスアンプが活性化された後にその 切離された一方のビット線対を再びセンスアンプに接続 するように第1および第2のスイッチ手段を制御する。 【0014】上記特殊動作モードは好ましくはセルフリ フレッシュモードであるとともに、上記半導体記憶装置 はさらに、内部アドレス生成手段と、選択手段とを備え る。内部アドレス生成手段は所定のセルフリフレッシュ イネーブル信号に応答して内部行アドレス信号を順次生 成する。選択手段は、セルフリフレッシュイネーブル信 号に応答して内部行アドレス信号および外部から与えら れた外部行アドレス信号の一方を選択し、その選択され た行アドレス信号を行デコーダに供給する。

【0015】したがって、特殊動作モード、好ましくは 20 セルフリフレッシュモードではピット線対にデータが読出された後にそのピット線対がセンスアンプから切離され、そしてセンスアンプが活性化されるので、第1および第2のセンスノード間の電位差は速やかに増幅される。そのため、特殊動作モードにおいてセンスアンプ中に流れる貫通電流は通常動作モードにおけるそれよりも小さくなる。その結果、特殊動作モード、好ましくはセルフリフレッシュモードにおける消費電力が低減される。

【0016】この発明のもう1つの局面に従うと、通常 30 動作モードおよび通常動作モードよりも動作速度の遅い 特殊動作モードを有する半導体記憶装置は、ビット線対 と、センスアンプと、第1のセンスアンプ駆動手段とを 備える。センスアンプは、第1の共通ソースノードと、 第1のNチャネルトランジスタと、第2のNチャネルト ランジスタと、第2の共通ソースノードと、第1のPチ ャネルトランジスタと、第2のPチャネルトランジスタ とを含む。第1のNチャネルトランジスタは、第1の共 通ソースノードに接続されたソースと、ビット線対の一 方ピット線に接続されたドレインと、ピット線対の他方 40 ビット線に接続されたゲートとを有する。第2のNチャ ネルトランジスタは、第1の共通ソースノードに接続さ れたソースと、ビット線対の他方ビット線に接続された ドレインと、ビット線対の一方ビット線に接続されたゲ ートとを有する。第1のPチャネルトランジスタは、第 2の共通ソースノードに接続されたソースと、ビット線 対の一方ピット線に接続されたドレインと、ピット線対 の他方ピット線に接続されたゲートとを有する。第1の Pチャネルトランジスタは、第2の共通ソースノードに 接続されたソースと、ビット線対の他方ビット線に接続 50

されたドレインと、ビット線対の一方ビット線に接続されたゲートとを有する。第1のセンスアンプ駆動手段は、通常動作モードでは、第1のセンスアンプ駆動信号に応答して第1の共通ソースノードの電位を第1の速度で接地電位に向かって下降させることによりセンスアンプを駆動する。第1のセンスアンプ駆動手段はさらに、特殊動作モードでは、第1のセンスアンプ駆動信号に応答して第1の共通ソースノードの電位を第1の速度よりも速い第2の速度で接地電位に向かって下降させることによりセンスアンプを駆動する。

【0017】上記半導体記憶装置は好ましくはさらに、第2のセンスアンプ駆動手段を備える。第2のセンスアンプ駆動手段は、通常動作モードでは第2のセンスアンプ駆動信号に応答して第2の共通ソースノードの電位を第3の速度で電源電位に向かって上昇させることによりセンスアンプを駆動する。第2のセンスアンプ駆動手段はさらに、特殊動作モードでは、第2のセンスアンプ駆動信号に応答して第2の共通ソースノードの電位を第3の速度よりも速い第4の速度で電源電位に向かって上昇させることによりセンスアンプを駆動する。

【0018】したがって、特殊動作モードでは通常動作モードよりも遅い速度で第1の共通ソースノードの電位が接地電位に向かって下降するので、センスアンプ内に流れる貫通電流は通常動作モードよりも小さくなる。加えて、特殊動作モードでは通常動作モードよりも遅い速度で第2の共通ソースノードの電位が電源電位に向かって上昇するので、センスアンプ内に流れる貫通電流が通常動作モードよりもさらに小さくなる。その結果、特殊動作モードにおける消費電力が通常動作モードよりも低減される。

【0019】この発明のさらにもう1つの局面に従う と、通常動作モードおよび通常動作モードよりも動作速 度の遅い特殊動作モードを有する半導体記憶装置は、ビ ット線対と、センスアンプと、第2のセンスアンプ駆動 手段とを備える。センスアンプは、第1の共通ソースノ ードと、第1のNチャネルトランジスタと、第2のNチ ャネルトランジスタと、第2の共通ソースノードと、第 1のPチャネルトランジスタと、第2のPチャネルトラ ンジスタとを含む。第1のNチャネルトランジスタは、 第1の共通ソースノードに接続されたソースと、ピット 線対の一方ピット線に接続されたドレインと、ピット線 対の他方ピット線に接続されたゲートとを有する。第2 のNチャネルトランジスタは、第1の共通ソースノード に接続されたソースと、ビット線対の他方ビット線に接 続されたドレインと、ビット線対の一方ビット線に接続 されたゲートとを有する。第1のPチャネルトランジス タは、第2の共通ソースノードとに接続されたソース と、ヒット線対の一方ヒット線に接続されたドレイン と、ビット線対の他方ビット線に接続されたゲートとを 有する。第2のPチャネルトランジスタは、第2の共通 ソースノードに接続されたソースと、ビット線対の他方 ビット線に接続されたドレインと、ビット線対の一方ビット線に接続されたゲートとを有する。第2のセンスア ンプ駆動手段は、通常動作モードでは、第2のセンスア ンプ駆動信号に応答して第2の共通ソースノードの電位 を第3の速度で電源電位に向かって上昇させることによ りセンスアンプを駆動する。第2のセンスアンプ駆動手 段はさらに、特殊動作モードでは、第2のセンスアンプ 駆動信号に応答して第2の共通ソースノードの電位を第 3の速度よりも速い第4の速度で電源電位に向かって上 10 昇させることによりセンスアンプを駆動する。

【0020】したがって、特殊動作モードでは、通常動作モードよりも遅い速度で第2の共通ソースノードの電位が電源電位に向かって上昇するので、センスアンプ内に流れる貫通電流は通常動作モードよりも小さくなる。その結果、特殊動作モードにおける消費電力が通常動作モードよりも低減される。

【0021】この発明のさらにもう1つの局面に従うと、通常動作モードおよび通常動作モードよりも動作速度の遅い特殊動作モードを有する半導体回路装置は、内20部電源線と、内部回路と、内部電源電位供給手段と、活性化手段とを備える。内部回路は、内部電源線に接続され、所定の活性化信号に応答して活性化される。内部電源電位供給手段は、第1の供給能力および第1の供給能力よりも大きい第2の供給能力を有し、外部電源電位に基づいて外部電源電位よりも低い内部電源電位を内部電源線に供給する。活性化手段は、通常動作モードでは活性化信号に応答して内部電源電位供給手段を第2の供給能力で活性化し、特殊動作モードでは活性化信号に応答して内部電源電位供給手段を第1の供給能力で活性化す30名。

【0022】したがって、特殊動作モードでは内部電源 電位供給手段が通常動作モードよりも小さい供給能力で 活性化されるので、特殊動作モードにおける消費電力が 通常動作モードよりも低減される。

【0023】この発明のさらにもう1つの局面に従うと、通常動作モードおよび通常動作モードよりも動作速度の遅い特殊動作モードを有する半導体回路装置は、内部電源線と、内部回路と、第1の内部電源電位供給手段と、第2の内部電源電位供給手段と、活性化/不活性化40手段とを備える。内部回路は、内部電源線に接続され所定の活性化信号に応答して活性化される。第1の内部電源電位供給手段は、常時活性状態にあり、外部電源電位に基づいて外部電源電位よりも低い内部電源電位を内部電源線に供給する。第2の内部電源電位供給手段は、外部電源電位に基づいて外部電源電位よりも低い内部電源電位を内部電源線に供給する。活性化/不活性化手段は、通常動作モードでは活性化信号に応答して第2の内部電源電位供給手段を活性化する。活性化/不活性化手段はさらに、特殊動作モードでは、活性化信号にかかわ50

らず第2の内部電源電位供給手段を不活性状態に維持する。

【0024】上記半導体回路装置はさらに、Nチャネルトランジスタを備える。Nチャネルトランジスタは、外部電源電位が与えられる外部電源ノードと内部電源線との間に接続され、一定の基準電位が与えられるゲートを有する。上記Nチャネルトランジスタは好ましくは、ゼロボルトのしきい電圧を有し、かつ上記一定の基準電位は内部電源電位に等しい。

【0025】したがって、通常動作モードでは第1および第2の内部電源電位供給手段が内部電源電位を供給し、さらに好ましくはこれらに加えてNチャネルトランジスタが内部電源電位を供給するのに対し、特殊動作モードでは第1の内部電源電位供給手段が内部電源電位を供給し、さらに好ましくはこれらに加えてNチャネルトランジスタが内部電源電位を供給するので、特殊動作モードにおける消費電力が通常動作モードよりも低減される。

【0026】また、上記半導体回路装置は好ましくはさらに、第3の内部電源電位供給手段を備える。第3の内部電源電位供給手段は、外部電源電位に基づいて内部電源電位を内部電源線に供給する。上記活性化/不活性化手段は通常および特殊動作モードのいずれでも活性化信号に応答して第3の内部電源電位供給手段を活性化する。

【0027】したがって、通常動作モードでは第1から第3までの内部電源電位供給手段が内部電源電位を供給するのに対し、特殊動作モードでは第1および第3の内部電源電位供給手段が内部電源電位を供給するので、特殊動作モードにおける消費電力が通常動作モードよりも低減される。

【0028】この発明のさらにもう1つの局面に従うと、通常動作モードおよび通常動作モードよりも動作速度の遅い特殊動作モードを有する半導体回路装置は、内部電源線と、内部回路と、駆動トランジスタと、基準電位生成手段と、制御手段とを備える。内部回路は、内部電源線に接続される。駆動トランジスタは外部電源電位が与えられる外部電源ノードと内部電源線との間に接続される。基準電位生成手段は、通常動作モードでは第1の基準電位を生成するとともに、特殊動作モードでは第1の基準電位よりも低い第2の基準電位を生成する。制御手段は、内部電源線の電位が基準電位生成手段によって生成された基準電位よりも高いとオフになるように、駆動トランジスタを制御する。

【0029】したがって、通常動作モードでは第1の基準電位に等しい内部電源電位が内部電源線に供給されるのに対し、特殊動作モードでは第2の基準電位に等しい内部電源電位が内部電源線に供給される。特殊動作モー

ドにおける内部電源線の電位が通常動作モードにおける それよりも低くなるので、特殊動作モードにおける内部 回路の消費電力は通常動作モードよりも低減される。

【0030】この発明のさらにもう1つの局面に従うと、通常動作モードおよび通常動作モードよりも動作速度の遅い特殊動作モードを有し、電源電位よりも高い昇圧電源電位に基づいて動作する内部回路を含む半導体回路装置は、第1のトランジスタと、第2のトランジスタと、制御手段とを備える。第1のトランジスタは、昇圧電源電位が与えられる昇圧電源ノードと内部回路との間に接続される。第2のトランジスタは、電源電位が与えられる電源ノードと内部回路との間に接続される。制御手段は、通常動作モードでは第2のトランジスタがオフ状態を維持しかつ第1のトランジスタがオンになるように制御する。制御手段はさらに、特殊動作モードでは第2のトランジスタが所定期間オンになりかつ所定期間の経過後に第1のトランジスタがオンになるように制御する。

【0031】したがって、通常動作モードでは内部回路に供給される電位が接地電位から昇圧電源電位まで一気 20に上昇するのに対し、特殊動作モードでは内部回路に与えられる電位はまず接地電位から電源電位まで上昇し、その後電源電位から昇圧電源電位まで上昇する。上記電位は特殊動作モードでは電源電位まで電源によって引上げられるので、上記電位が一気に昇圧電源電位まで引上げられる通常動作モードよりも消費電力が低減される。

【0032】この発明のさらにもう1つの局面に従うと、通常動作モードおよびセルフリフレッシュモードを有する半導体記憶装置は、複数のメモリブロックと、選択リフレッシュ手段とを備える。複数のメモリブロック 30の各々は、複数のワード線と、ワード線に交差する複数のピット線対と、ワード線およびピット線対の交点に対応して設けられた複数のメモリセルとを含む。選択リフレッシュ手段は、複数のメモリブロックのうちデータが格納されているメモリセルを含むメモリブロックを選択的にリフレッシュする。

【0033】上記選択リフレッシュ手段は好ましくは、 複数のフラグ格納手段と、フラグ活性化手段と、内部ア ドレス生成手段と、行デコーダと、比較手段と、スイッ チ手段とを備える。複数のフラグ格納手段はメモリプロ ックに対応して設けられる。各フラグ格納手段は、対応 するメモリプロックにデータが格納されているか否かを 示すフラグを格納する。フラグ活性化手段は、メモリプ ロックのいずれかにデータが格納されているときそのメ モリプロックに対応するフラグ格納手段のフラグを活性 化する。内部アドレス生成手段は内部行アドレスストロ ーブ信号に応答して内部行アドレス信号を順次生成す る。行デコーダは内部行アドレス信号に応答してワード 線を選択的に活性化する。比較手段は、内部行アドレス 信号をフラグ格納手段のフラグと比較し、内部行アドレ

ス信号がその活性化されたフラグのフラグ格納手段に対応するメモリブロック内のワード線を示す場合に所定の禁止信号を生成する。スイッチ手段は、禁止信号に応答して行デコーダへの内部行アドレスストローブ信号の供給を遮断する。

【0034】したがって、セルフリフレッシュモードではデータが全く格納されていないメモリブロックはリフレッシュされず、データが格納されているメモリブロックのみがリフレッシュされる。したがって、常にすべてのメモリブロックをリフレッシュする場合に比べて消費電力が低減される。

【0035】この発明のさらにもう1つの局面に従う と、通常動作モードおよびセルフリフレッシュモードを 有する半導体記憶装置は、複数のワード線グループと、 ワード線駆動信号生成手段と、ブリデコーダと、複数の デコーダユニットと、第1および第2のシフトレジスタ とを備える。複数のワード線グループの各々は複数のワ ード線を含む。ワード線駆動信号生成手段は、通常動作 において行アドレス信号の一部に応答して複数のワード 線に対応する複数のワード線駆動信号を生成する。プリ デコーダは、通常動作モードにおいて行アドレス信号の 他の一部に応答してプリデコード信号を生成する。複数 のデコーダユニットは、複数のワード線グループに対応 して設けられ、通常動作モードではプリデコード信号に 応答して選択的に活性化される。各デコーダユニット は、ワード線駆動信号に応答して代表するワード線グル ープ内のワード線を選択的に活性化する。第1のシフト レジスタは、セルフリフレッシュモードにおいて複数の デコーダユニットを順次選択的に活性化する。第2のシ フトレジスタは、セルフリフレッシュモードにおいて複 数のワード線駆動信号を順次選択的に活性化する。

【0036】上記半導体記憶装置は好ましくはさらに、インクリメント手段を備える。インクリメント手段は、第1のシフトレジスタが複数のデコーダユニットのうち最後のデコーダユニットを活性化した後に第2のシフトレジスタをインクリメントする。

【0037】したがって、セルフリフレッシュモードでは第1のシフトレジスタが複数のデコーダユニットを順次選択的に活性化し、さらに複数のワード線駆動信号を順次選択的に活性化するので、ワード線を活性化するためにプリデコード信号を生成する必要がない。そのため、プリデコード信号を生成するための充放電電流が削減される。その結果、セルフリフレッシュモードにおける消費電力が低減される。

【0038】この発明のさらにもう1つの局面に従うと、通常動作モードおよびセルフリフレッシュモードを有する半導体記憶装置は、第1および第2のメモリブロックと、センスアンプ列と、複数の第1および第2のスイッチ手段と、制御手段とを備える。第1および第2のメモリブロックの各々は複数のピット線対を含む。セン

スアンプ列は、第1および第2のメモリブロック間に配 置され、複数のピット線対に対応する複数のセンスアン プを含む。複数の第1のスイッチ手段は、第1のメモリ ブロック内の複数のヒット線対に対応して設けられる。 各第1のスイッチ手段は、対応するピット線対およびセ ンスアンプ間に接続される。複数の第2のスイッチ手段 は、第2のメモリブロック内の複数のピット線対に対応 して設けられる。各第2のスイッチ手段は、対応するビ ット線対およびセンスアンプ間に接続される。制御手段 は、通常動作モードでは行アドレス信号が与えられるご 10 とにその行アドレス信号に応答して選択されるべき一方 のメモリブロック内のビット線対をセンスアンプに接続 し続けかつその選択されない他方のメモリブロック内の ピット線対をセンスアンプから切離すように、第1およ び第2のスイッチ手段を制御する。制御手段はさらに、 セルフリフレッシュモードでは、今回与えられた行アド レス信号に応答して選択されるべきメモリブロックがそ の1つ前に与えられた行アドレス信号に応答して既に選 択されているメモリブロックと同じ場合は、その選択さ れるべき一方のメモリブロック内のピット線対をセンス 20 アンプに接続し続けかつその選択されていない他方のメ モリブロック内のビット線対をセンスアンプから切離し 続けるとともに、そうでない場合は、その選択されるべ き一方のメモリブロック内のピット線対をセンスアンプ に接続し、かつその既に選択されている他方のメモリブ ロック内のビット線対をセンスアンプから切離すよう に、第1および第2のスイッチ手段を制御する。

【0039】したがって、セルフリフレッシュモードでは、同じメモリブロックが連続的に選択される場合はそのメモリブロックにおけるピット線対がセンスアンプに 30 継続的に接続される。そのため、メモリブロックが選択されるごとにピット線対がセンスアンプから切離される場合に比べて消費電力が低減される。

#### [0040]

【発明の実施の形態】以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一符号は同一または相当部分を示す。

【0041】[実施の形態1] 図1は、この発明の実施の形態1によるDRAMの全体構成を示すブロック図である。図1を参照して、このDRAMは、複数のメモリ 40ブロックB1,B2内のピット線対を選択する列デコーダ10と、メモリブロックB1,B2内のワード線を選択する行デコーダ12と、メモリブロックB1,B2間に配置されたセンスアンプ列14とを備える。センスアンプ列14は、メモリブロックB1,B2内のピット線対に対応して設けられる。

【 0 0 4 2 】 このDRAMはさらに、行アドレスストローブ信号/RAS、列アドレスストローブ信号/CAS などの外部制御信号に応答して内部行アドレスストロー 50

ブ信号/RASI、内部列アドレスストローブ信号/CASIなどの内部制御信号を発生するクロック発生器20と、CASピフォワRASのタイミングを検出しかつ所定期間経過後にセルフリフレッシュイネーブル信号SREFを発生するCBR検出器22と、セルフリフレッシュイネーブル信号SREFに応答して所定周期を有するクロック信号CLKを発生するリフレッシュタイマ24と、クロック信号CLKに応答して内部行アドレスストローブ信号RASIを発生する内部行アドレスストローブ信号発生器26と、内部行アドレスストローブ信号RASIに応答してリフレッシュのための内部行アドレス信号RADIを順次発生する内部アドレスカウンタ28とを備える。

【0043】このDRAMはさらに、外部アドレス信号に応答して行アドレス信号RADおよび列アドレス信号CADを供給するアドレスパッファ16と、セルフリフレッシュイネーブル信号SREFに応答して外部行アドレス信号RADIの一方を選択し、その選択された行アドレス信号を行デコーダ12に供給するマルチプレクサ18とを備える。行デコーダ12は内部行アドレスストローブ信号/RASIに応答してマルチプレクサ18からの行アドレス信号を取込む。列デコーダ10は列アドレスストローブ信号/CASIに応答してアドレスパッファ16からの列アドレス信号CADを取込む。

【0044】図2は、図1中のメモリブロックB1, B 2およびセンスアンプ列14の1列の構成を示す回路図 である。図2を参照して、このDRAMはシェアードセ ンスアンプ方式を採用する。このセンスアンプは、リス トアのためのPチャネルセンスアンプ36と、検知およ び増幅のためのNチャネルセンスアンプ44とから構成 される。Pチャネルセンスアンプ36は、クロスカップ ルされたPチャネルMOSトランジスタ38および40 を含む。PチャネルMOSトランジスタ38は、共通ソ ースノードS2Pに接続されたソースと、センスノード SNに接続されたドレインと、センスノード/SNに接 続されたゲートとを有する。PチャネルMOSトランジ スタ40は共通ソースノードS2Pに接続されたソース と、センスノード/SNに接続されたドレインと、セン スノードSNに接続されたゲートとを有する。Nチャネ ルセンスアンプ44はクロスカップルされたNチャネル MOSトランジスタ46および48を含む。Nチャネル MOSトランジスタ46は、共通ソースノードS2Nに 接続されたソースと、センスノードSNに接続されたド レインと、センスノード/SNに接続されたゲートとを 有する。NチャネルMOSトランジスタ48は、共通ソ ースノードS2Nに接続されたソースと、センスノード **/SNに接続されたドレインと、センスノードSNに接** 続されたゲートとを有する。

【0045】センスアンプ36および44の両側には2

つのビット線対BL、/BLが配置される。メモリブロ ックB1内のビット線対BL, /BLはスイッチ回路5 3を介してセンスノードSNおよび/SNに接続され る。メモリブロックB2内のビット線対BL、/BLは スイッチ回路62を介してセンスノードSNおよび/S Nに接続される。スイッチ回路56は1つのプロック選 択信号BLI1に応答してオンになるNチャネルMOS トランジスタ58および60を含む。 NチャネルMOS トランジスタ58はブロックB1内のピット線BLとセ ンスノードSNとの間に接続される。NチャネルMOS 10 トランジスタ60はブロックB1内のビット線/BLと センスノード/SNとの間に接続される。スイッチ回路 62は、ビット線選択信号BLI2に応答してオンにな るNチャネルMOSトランジスタ64および66を含 む。NチャネルMOSトランジスタ64はメモリブロッ クB2内のピット線BLとセンスノードSNとの間に接 続される。NチャネルMOSトランジスタ66はメモリ ブロックB2内のピット線/BLとセンスノード/SN との間に接続される。

【0046】また、複数のワード線WLがビット線対B 20 L, /BLに交差して配置される。複数のメモリセル3 0が、ビット線対BL, /BLおよびワード線WLの交点に対応して設けられる。各メモリセル30は、NチャネルMOSトランジスタ32と、キャパシタ34とを含む。各NチャネルMOSトランジスタ32は、対応するビット線BLまたは/BLに接続されたソース/ドレインと、対応するワード線WLに接続されたゲートとを有する。

【0047】Pチャネルセンスアンプ36の共通ソースノードS2Pは、駆動トランジスタ52を介して電源ノードに接続される。駆動トランジスタ52はセンスアンプ駆動信号S0Pに応答してオンになる。また、Nチャネルセンスアンプ44の共通ソースノードS2Nは駆動トランジスタ54を介して接地ノードに接続される。駆動トランジスタ54はセンスアンプ駆動信号S0Nに応答してオンになる。

【0048】センスノードSNおよび/SNの間には、センスノードSNおよび/SNをイコライズしかつ中間電位(1/2)Vccにプリチャージするイコライズ/プリチャージ回路68が接続される。このイコライズ/40プリチャージ回路68は、NチャネルMOSトランジスタ70、72および74を含む。トランジスタ70、72および74は1つのピット線イコライズ信号BLEQに応答してオンになる。

【0049】図3は、図2中のスイッチ回路56および クB1が選択される場合は、ピット線選択信号BLI2 62を制御する制御回路の構成を示すプロック図である。図3を参照して、この制御回路は、セルフリフレッ で下降する。そのため、メモリプロックB1内のピットシュイネーブル信号SREFおよび内部行アドレススト 線BLおよび/BLはそれぞれセンスノードSNおよびローブ信号RASIを受けるANDゲート76と、AN /SNに継続的に接続されるが、メモリブロックB2内 Dゲート76の出力信号ANを送らせて遅延信号DLを 50 のピット線BLおよび/BLはセンスノードSNおよび

生成する遅延回路78と、遅延回路DLの立上がりに応 答して、所定期間H(論理ハイ)レベルになるパルス信 号PLを発生するワンショットパルス発生器80と、パ ルス信号PLを受けるインバータ82と、インバータ8 2の出力信号/PL、内部行アドレスストローブ信号R ASIおよびブロック選択信号BSiを受け、ヒット線 選択信号BLIiを発生するピット線選択信号発生器8 4とを備える。プロック選択信号発生器84はメモリブ ロックと1対1対応で設けられる。メモリブロックB1 が選択される場合、ブロック選択信号BSi (i=1) が活性化される。他方、メモリブロックB2が選択され る場合、ブロック選択信号BSi (i=2) が活性化さ れる。これらブロック選択信号BS1およびBS2は、 行デコーダ12において行アドレス信号の最上位ピット に応答して選択的に活性化される。ビット線選択信号発 生器84は昇圧機能を有するので、電源電位Vccより も高い昇圧電源電位Vppのビット線選択信号BLIi を発生することができる。

【0050】次に、この発明の実施の形態1によるDR AMの動作を説明する。まず通常動作モードでは、図1 に示されたCBR検出器22はL (論理ロー) レベルの セルフリフレッシュイネーブル信号SREFを発生す る。図4のタイミング図に示されるように、Lレベルの セルフリフレッシュイネーブル信号SREFが図3に示 されたANDゲート76に与えられると、ANDゲート 76の出力信号ANは内部行アドレスストローブ信号R ASIに関係なく常にLレベルを維持する。そのため、 たとえばメモリブロックB1が選択される場合は、図4 (g) に示されるようにヒット線選択信号BLI1が昇 圧電源電位 Vppを常に維持する。他方、図4(h)に 示されるようにブロック選択信号BLI2は内部行アド レスストローブ信号RASIに応答して変化する。具体 的には、Lレベルの内部行アドレスストローブ信号RA SIが与えられると昇圧電源電位Vppのビット線選択 信号BLI2が生成され、Hレベルの内部行アドレスス トローブ信号RASIが与えられると接地電位GNDの ビット線選択信号BLI2が生成される。

【0051】したがって、通常動作モードでは、ともに 昇圧電源電位Vppのピット線選択信号BLI1および BLI2がそれぞれスイッチ回路56および62に与えられる。このときHレベルのピット線イコライズ信号BLEQが与えられるので、ピット線BLおよび/BLならびにセンスノードSNおよび/SNの電位はすべて中間電位(1/2)Vccになる。たとえばメモリブロックB1が選択される場合は、ピット線選択信号BLI2の電位のみが昇圧電源電位Vppから接地電位GNDまで下降する。そのため、メモリブロックB1内のピット線BLおよび/BLはそれぞれセンスノードSNおよびのピット線BLおよび/BLはセンスノードSNおよびのピット線BLおよび/BLはセンスノードSNおよび

【0052】次いで行アドレス信号に応答して行デコー

20

/SNから切離される。

ダ12がメモリプロックB1内の1つのワード線WLを 活性化する。その活性化されたワード線WLの電位が接 地電位GNDから昇圧電源電位Vppまで上昇すると、 対応するメモリセル30からピット線対BL、/BLに データが読出される。それによりビット線BLおよび/ BL間に電位差が生じ、その電位差はスイッチ回路56 を介してセンスノードSNおよび/SNに伝達される。 【0053】次に、このようにピット線BLおよび/B 10 LをセンスノードSNおよび/SNにそれぞれ接続した 状態で、センスアンプ駆動信号SONがHレベルにな り、さらにセンスアンプ駆動信号SOPがLレベルにな る。そのため、センスアンプ36および44はセンスノ ードSNおよび/SN間に生じた電位差を増幅するとと もに、ビット線BLおよび/BLの間に生じた電位差を 増幅する。このとき、ビット線BLおよび/BLはそれ ぞれ大きい寄生容量を有するので、ビット線BLおよび /BLの電位はそれぞれ電源電位Vccおよび接地電位 GNDに向かって徐々に変化する。しかしながら、共通 20 ソースノードS2Pは電源電位Vccに向かって急速に 上昇し、かつ共通ソースノードS2Nは接地電位GND に向かって急速に下降するため、センスアンプ36およ び44内には大量の貫通電流が流れる。

【0054】他方、セルフリフレッシュモードでは図1に示されたCBR検出器22がHレベルのセルフリフレッシュイネーブル信号SREFを発生する。そのため、内部アドレスカウンタ28は内部行アドレスストローブ信号RASIに応答して内部行アドレス信号RADIを発生する。Hレベルのセルフリフレッシュイネーブル信 30号SREFに応答してマルチプレクサ18は外部から与えられる行アドレス信号RADの代わりに内部アドレスカウンタ28からの内部行アドレス信号RADIを行デコーダ12に供給する。

【0055】 Hレベルのセルフリフレッシュイネーブル信号SREFが図3中のANDゲート76に与えられると、ANDゲート76の出力信号ANは図4(b)および(c)に示されるように内部行アドレスストローブ信号RASIに応答して変化する。遅延回路78は、図4(d)に示されるようにANDゲート76の出力信号A40Nを予め定められた時間だけ遅らせて、遅延信号DLを生成する。ワンショットバルス発生器80は、図4

(e) に示されるように遅延信号DLの立上がりに応答して予め定められた期間だけHレベルとなるパルス信号PLを生成する。インパータ82は、図4(f)に示されるようにパルス信号PLを反転してパルス信号/PLを生成する。

【0056】たとえばメモリブロックB1が選択される場合は、ビット線選択信号BLI1は図4(g)に示されるように基本的に昇圧電源電位Vppになる。他方、50

ビット線選択信号BLI2は図4(h)に示されるように内部行アドレスストローブ信号RASIに応答して変化する。具体的には、Hレベルの内部行アドレスストローブ信号RASIが与えられるとビット線選択信号BLI2は接地電位GNDになり、Lレベルの内部行アドレスストローブ信号RASIが与えられるとビット線選択信号BLI2は昇圧電源電位Vppになる。

【0057】ただし、セルフリフレッシュモードではビット線選択信号BLI1は常に昇圧電源電位Vppを維持するのではなく、パルス信号/PLに応答して一時的に接地電位GNDになる。

【0058】図5は、セルフリフレッシュモードにおけるビット線選択信号BLI1およびBLI2、ビット線BLおよび/BLなどの電位変化を示すグラフである。このグラフの縦軸は電位を示し、横軸は時間を示す。

【0059】図5に示されるように、初期状態ではビット線選択信号BLI1およびBLI2がともに昇圧電源電位Vppになるので、メモリブロックB1およびB2内の両方のビット線対BL,/BLがセンスノードSNおよび/SNに接続されている。ここではメモリブロックB1が選択されるので、ビット線選択信号BLI1は昇圧電源電位Vppを維持するが、ビット線選択信号BLI2は接地電位GNDに向かって下降する。そのため、メモリブロックB1内のビット線対BL,/BLは継続的にセンスアンプ36および44に接続されるが、メモリブロックB2内のビット線対BL,/BLはセンスアンプ36および44から切離される。

【0060】次いで内部アドレスカウンタ28からマル チプレクサ18を介して与えられた内部行アドレス信号 RADIに応答して行デコーダ12がメモリブロックB 1内の1つのワード線WLを活性化する。その活性化さ れたワード線の電位は昇圧電源電位Vppまで上昇す る。ワード線WLが活性化されると、そのワード線WL に接続されたメモリセル30からピット線対BL,/B Lにデータが読出される。ここではピット線BLの電位 が中間電位(1/2)Vccからわずかに上昇し、ビッ ト線/BLの電位は中間電位 (1/2) Vccに維持さ れる。このピット線BLの電位はNチャネルMOSトラ ンジスタ58を介してセンスノードSNに伝達されると ともに、ビット線/BLの電位はNチャネルMOSトラ ンジスタ60を介してセンスノード/SNに伝達され る。そのため、ビット線BLおよび/BLの間に生じた 電位差はセンスノードSNおよび/SNの間にも生じ

【0061】次いでセンスアンプ36および44の活性化に先立って、ピット線選択信号BLI1の電位も接地電位GNDに向かって下降する。そのため、メモリブロックB2内のピット線対BL,/BLだけでなく、メモリブロックB1内のピット線対BL,/BLもまたセンスノードSNおよび/SNから切離される。

【0062】次いでセンスアンプ駆動信号S0NがHレ ベルになることにより Nチャネルセンスアンプ 4 4 が活 性化され、さらにセンスアンプ駆動信号SOPがLレベ ルになることによりPチャネルセンスアンプ36もまた 活性化される。Nチャネルセンスアンプ44が活性化さ れると、センスノード/SNの電位は中間電位(1/ 2) Vccから接地電位GNDまで引下げられる。Pチ ャネルセンスアンプ36が活性化されると、センスノー ドSNの電位は電源電位Vccまで引上げられる。この ときビット線対BL, /BLがセンスノードSNおよび 10 **/SNに接続されていないのでセンスノードSNおよび /SNの電位は通常動作モードよりも急速に変化する。** これは、ビット線対BL, /BLが非常に大きい寄生容 量を有するのに対し、センスノードSNおよび/SNは 非常に小さい寄生容量を有するにすぎないからである。 このように共通ソースノードS2PおよびS2Nの急速 な変化に追随してセンスノードSNおよび/SNの電位 が急速に変化するので、センスアンプ36および44内 にはほとんど貫通電流が流れない。

【0063】次いでピット線選択信号BLI1の電位が 20 接地電位GNDから昇圧電源電位Vppまで上昇すると、メモリブロックB1内のピット線対BL,/BLが再びセンスノードSNおよび/SNに接続される。そのため、センスノードSNからNチャネルMOSトランジスタ58を介してピット線BLに電荷が流出し、これによりセンスノードSNの電位が電源電位Vccからわずかに下降する。しかしながら、Pチャネルセンスアンプ36が活性化されているので、センスノードSNおよびピット線BLの電位はともに電源電位Vccまで上昇する。他方、ピット線/BLの電荷がNチャネルMOSト30ランジスタ60を介してセンスノード/SNに流入するので、センスノード/SNの電位は接地電位GNDからわずかに上昇する。

【0064】しかしながら、Nチャネルセンスアンプ44が活性化されているので、センスノード/SNおよびピット線/BLの電位はともに接地電位GNDまで下降する。このようにピット線対BL,/BLが再びセンスノードSNおよび/SNに接続されると、センスノードSNおよび/SNの電位がわずかに変化するので、センスアンプ36および44内に貫通電流がわずかに流れる。

【0065】次いでワード線WLの電位が接地電位GN Dまで下降すると、メモリセル30内のトランジスタ3 2がオフになり、それによりメモリセル30のリフレッシュが完了する。

【0066】このように実施の形態1においては、通常動作モードでは一方のピット線対BL,/BLがセンスアンプ36および44に接続された状態でセンスアンプ36および44が活性化されるのに対し、セルフリフレッシュモードではその一方のピット線対BL,/BLが50

センスアンプ36および44から切離された状態でセンスアンプ36および44が活性化される。すなわち、通常動作モードでは通常のセンス動作が行なわれるのに対し、セルフリフレッシュモードではラッチセンス動作が行なわれる。このようなラッチセンス動作自体は特開昭63-146293号公報に開示されている。

【0067】上述したようにラッチセンス動作によれば、センスアンプ36および44内に流れる貫通電流を大幅に低減することができるが、このようなラッチセンス動作を通常動作モードにおいても採用することは望ましくない。なぜならラッチセンス動作はピット線対に生じた電位差を増幅するために長時間を必要とするからである。それに対し、セルフリフレッシュモードは通常動作モードほどに高速性を必要としない。そのため、セルフリフレッシュモードにおいてのみ上記ラッチセンス動作が採用されている。

【0068】以上のようにこの実施の形態1によれば、通常動作モードでは通常のセンス動作が行なわれるので高速に読出または書込動作が行なわれるとともに、セルフリフレッシュモードではラッチセンス動作が行なわれるのでセンスアンプ36および44内に流れる貫通電流が低減される。

【0069】なお、この実施の形態1ではビット線選択信号BLI1が上昇するときにセンスアンプ36および44内に貫通電流がわずかに流れるが、このブロック選択信号BLI1をもっと緩やかに上昇させれば、まずLレベル側のビット線/BLが高インビーダンス状態でセンスノード/SNに接続されるので、センスノード/SNの力ずかな電位上昇が抑制される。また、ビット線選択信号BLI1の電位が十分に上昇すると、Hレベル側のビット線BLもまた高インビーダンス状態でセンスノードSNに接続される。そのため、センスノードSNの電位下降もまた抑制される。したがって、ビット線選択信号BLI1の上昇速度を図5よりも遅くすれば、そのときにセンスアンプ36および44内に流れる貫通電流がさらに低減される。

【0070】また、この実施の形態1ではセルフリフレッシュモードにおいてラッチセンス動作が行なわれるので、センス動作の完了が通常動作モードよりも遅くなる。そのため、ワード線WLを不活性化するタイミングなど、種々のタイミングを遅延させなければならない場合がある。図6は、このような種々のタイミングを遅延させる遅延回路の構成を示す回路図である。図6を参照して、この遅延回路は、インバータI1~I12と、転送ゲート86,88とを含む。通常動作モードではセルフリフレッシュイネーブル信号SREFがLレベルにあるので、転送ゲート86がオフになり、転送ゲート88がオンになる。そのため、この遅延回路に与えられた入力信号は8つのインバータI1~I4,I9~I12によって遅らされる。他方、セルフリフレッシュモードで

はセルフリフレッシュイネーブル信号SREFがHレベルにあるので、転送ゲート86がオンになり、転送ゲート88がオフになる。そのため、その与えられた入力信号は12個のインバータI1~I12によって遅らされる。したがって、この遅延回路は2種類の遅延時間を有する。セルフリフレッシュモードにおける遅延時間は通常動作モードにおける遅延時間よりも長い。

【0071】 [実施の形態2] 図7は、この発明の実施の形態2によるDRAMにおけるピット線選択信号、ワード線、ピット線などの電位変化を示すグラフである。上述した実施の形態1でピット線選択信号BLI1が接地電位GNDから昇圧電源電位Vppまで一気に上昇しているが、この実施の形態2ではピット線選択信号BLI1はまず接地電位GNDから電源電位Vccまで上昇し、その後電源電位Vccから昇圧電源電位Vppまで上昇する。このようにピット線選択信号は一気に上昇しなくても段階的に上昇してもよい。

【0072】[実施の形態3]図8は、この発明の実施の形態3によるDRAMの一部構成を示す回路図である。図8を参照して、このDRAMは図2の構成に加え 20 てさらに、駆動トランジスタ54と接地ノードとの間に接続されたNチャネルMOSトランジスタ90と、このトランジスタ90のゲートに制御可能なゲート電位VGを与える電圧制御回路91とを備える。電圧制御回路91は、NANDゲート92と、インバータ94と、転送ゲート96および104と、基準電位発生器98とを備える。基準電位発生器98は定電流源100と、抵抗102とを含む。

【0073】次に、この図8に示されたDRAMの動作を図9のタイミング図を参照して説明する。

【0074】まず通常動作モードでは、図9(a)に示されるようにLレベルのセルフリフレッシュイネーブル信号SREFがNANDゲート92に与えられるので、転送ゲート96がオンになり、転送ゲート104がオフになる。そのため、センスアンブ駆動信号S0Nが転送ゲート96を介してトランジスタ90のゲートに与えられる。したがって、この電圧制御回路91からトランジスタ90のゲートに与えられるゲート電位VGは図9

(e) に示されるようにセンスアンプ駆動信号SONに 同期して接地電位GNDおよび電源電位Vcc間で変化 40 する。そのため、このNチャネルセンスアンプ44は図 2に示されたものと同様に動作する。

バータ94はLレベルの出力信号/NAを供給するの で、転送ゲート96がオンになり、転送ゲート104が オフになる。そのためLレベルのセンスアンブ駆動信号 SONが転送ゲート96を介してトランジスタ90のゲ ートに与えられる。したがって、このとき電圧制御回路 91は接地電位GNDのゲート電位VGをトランジスタ 90のゲートに供給する。また、センスアンプ駆動信号 SONがHレベルにあるときインパータ94はHレベル、 の出力信号/NAを供給するので、転送ゲート96はオ フになり、転送ゲート104がオンになる。そのため、 基準電位発生器98によって生成された中間電位(1/ 2) V.c c が転送ゲート104を介してトランジスタ9 0のゲートに与えられる。すなわち、このとき電圧制御 回路91は中間電位(1/2) Vccのゲート電位VG をトランジスタ90のゲートに供給する。この中間電位 (1/2) Vccを受けるトランジスタ90は定電流源 として機能するので、Nチャネルセンスアンプ44の共 通ソースノードS2Nは中間電位(1/2) Vccから 接地電位GNDに向かって緩やかに下降する。

【0076】図10は、図8に示されたDRAMにおけるピット線選択信号BLI1, LI2、ワード線WL、ピット線BL, /BL、共通ソースノードS2Nの電位変化を示すグラフである。このグラフにおいて縦軸は電位を示し、横軸は時間を示す。

【0077】図10に示されるようにワード線WLが上昇すると、ピット線BLおよび/BLの間に電位差が生じる。ここでは、NチャネルMOSトランジスタ90のゲートに中間電位(1/2)Vccが与えられるので、駆動トランジスタ54がオンになっても共通ソースノードS2Nの電位は中間電位(1/2)Vccから急激に接地電位GNDに向かって下降するのではなく、緩やかに下降する。そのため、ピット線/BLの電位が下降する速度とほぼ同じ速度で共通ソースノードS2Nの電位が下降する。したがって、センスアンブ44の動作速度は遅くなるが、ピット線/BLおよび共通ソースノードS2N間に大きな電位差が生じないので、センスアンブ44内に大量の貫通電流が流れることはない。

【0078】以上のようにこの実施の形態3によれば、 高速性が要求されないセルフリフレッシュモードではN チャネルセンスアンプ44の共通ソースノードS2Nの 電位が緩やかに下降するので、センスアンプ44内に流 れる質通電流が低減され、その結果、このDRAMの消 費電力が低減される。

【0079】一般に、センスアンプが消費する電力のうち貫通電流による消費電力は約40%を占めている。そのため、このようにセンスアンプの貫通電流を低減することはDRAM全体の消費電力を低減させるのに極めて有効である。なお、セルフリフレッシュモードは高速性を要求しないので、センスアンプの動作が多少遅くなっても支障はない。

【0080】[実施の形態4]図11は、この発明の実 施の形態4によるDRAMの一部構成を示す回路図であ る。図11を参照して、この実施の形態4では図8の電 圧制御回路91の代わりに電圧制御回路106が設けら れる。この電圧制御回路106は、ANDゲート108 および112と、インバータ110および114と、P チャネルMOSトランジスタ116と、差動増幅器11 8と、抵抗120および122とキャパシタ126と、 NチャネルMOSトランジスタ124とを含む。この電 圧制御回路106は、トランジスタ90のゲートに通常 10 動作モードでは接地電位GNDを供給し、セルフリフレ ッシュモードではセンスアンプ駆動信号SONに同期し て中間電位 (1/2) Vccから接地電位 GNDに徐々 に下降する電位を供給する。

【0081】次に、図11に示されたDRAMの動作を 図12のタイミング図を参照して説明する。

【0082】まず通常動作モードでは、Lレベルのセル フリフレッシュイネーブル信号SREFがANDゲート 108に与えられるので、ANDゲート108は図12 (c) に示されるように常にLレベルの出力信号ANを 20 差動増幅器118とNチャネルMOSトランジスタ12 4のゲートとに供給する。そのため、差動増幅器118 は不活性化され、トランジスタ124はオフになる。ま た、このLレベルのセルフリフレッシュイネーブル信号 SREFはインバータ110にも与えられるので、イン バータ114はセンスアンプ駆動信号SONに同期して 変化する出力信号IVをトランジスタ116のゲートに 供給する。したがって。Hレベルのセンスアンプ駆動信 号SONが与えられると、PチャネルMOSトランジス タ116はオンになるので、トランジスタ90のゲート 30 に電源電位Vccが供給される。それによりトランジス タ90はオンになり、図12(f)に示されるように駆 動電位Vdrvは接地電位GNDになる。したがって、 通常動作モードではNチャネルセンスアンプ44はセン スアンプ駆動信号SONに応答して通常通り動作する。 【0083】他方、セルフリフレッシュモードではセル フリフレッシュイネーブル信号SREFがHレベルにな るので、ANDゲート108の出力信号ANはセンスア ンプ駆動信号SONに同期して変化する。また、インバ ータ114は常にHレベルの出力信号IVをトランジス 40 タ116のゲートに与えるので、トランジスタ116は オフになる。ANDゲート108の出力信号ANがLレ ベルにあるならばトランジスタ124はオフになる。そ のため、基準電位Vrefは抵抗120および122に よって中間電位 (1/2) Vccに維持される。差動増 幅器118は駆動電位Vdrvを中間電位(1/2)V ccの基準電位Vrefと比較し、その駆動電位Vdr vが基準電位Vrefに等しくなるようトランジスタ9 0を制御する。したがって、図12(f)に示されるよ うに駆動電位Vdrvは中間電位(1/2)Vccに維 50 Dから電源電位Vccに徐々に上昇するゲート電位VG

持される。

【0084】また、ANDゲート108の出力信号AN が図12(c)に示されるようにHレベルになると、差 動増幅器118が活性化され、トランジスタ124がオ ンになる。そのため、基準電位Vrefは図12 (e) に示されるように中間電位 (1/2) Vccから接地電 位GNDに向かって徐々に下降する。このときの下降速 度はキャパシタ126の容量とトランジスタ124のド レイン抵抗とによって決定される。キャパシタ126の 容量が大きいほど、基準電位Vrefは緩やかに下降す る。差動増幅器118は駆動電位Vdrvが基準電位V refと等しくなるようにトランジスタ90を制御する ので、図12(f)に示されるように駆動電位Vdrv も基準電位Vrefと同様に中間電位(1/2)Vcc から接地電位GNDに向かって徐々に下降する。

【0085】このようにセルフリフレッシュモードで は、Hレベルのセンスアンプ駆動信号SONに応答して 駆動トランジスタ54がオンになっても、駆動電位Vd rvが中間電位(1/2) Vccから接地電位GNDに 向かって徐々に下降するため、Nチャネルセンスアンプ 44の共通ソースノードS2Nもまた中間電位(1/ 2) Vccから接地電位GNDに向かって徐々に下降す る。

【0086】以上のようにこの実施の形態4によれば、 Nチャネルセンスアンプ44の共通ソースノードS2N の電位が中間電位(1/2) Vccから接地電位GND に向かって徐々に下降するので、上述した実施の形態3 と同様にNチャネルセンスアンプ44の動作速度は遅く なるが、Nチャネルセンスアンプ44内の貫通電流が低 滅される。そのため、このDRAM全体の消費電力が低 減される。

【0087】[実施の形態5]図13は、この発明の実 施の形態5によるDRAMの一部構成を示す回路図であ る。上述した実施の形態3および4では駆動トランジス タ54と直列にもう1つトランジスタ90が接続され、 そのトランジスタ90が電圧制御回路91または106 によって制御されている。しかしながらこの実施の形態 5では図13に示されるように、Pチャネルセンスアン プ36のための駆動トランジスタ52が電圧制御回路1 42によって制御されるとともに、Nチャネルセンスア ンプ44のための駆動トランジスタ54が電圧制御回路 128によって制御される。

【0088】図13を参照して、この電圧制御回路12 8はNANDゲート130と、インパータ132, 13 4,136と、転送ゲート138と、キャパシタ140 とを含む。この電圧制御回路128は、通常動作モード ではセンスアンプ駆動信号SONをそのまま駆動トラン ジスタ54に供給し、他方セルフリフレッシュモードで はセンスアンプ駆動信号SONに同期して接地電位GN

を駆動トランジスタ54に供給する。

【0089】次に、この図13に示されたDRAMの動作を図14のタイミング図を参照して説明する。

【0090】まず通常動作モードでは、図14(a)に示されるようにセルフリフレッシュイネーブル信号SREFがLレベルになるので、NANDゲート130の出力信号NAは図14(d)に示されるようにHレベルになる。そのため、転送ゲート138はオフになり、図14に示されるようなセンスアンブ駆動信号S0Nがそのままゲート電位VGとして駆動トランジスタ54のゲー10トに与えられる。すなわち、図14(e)に示されるように、ゲート電位VGはセンスアンブ駆動信号S0NがLレベルのとき接地電位GNDとなり、センスアンブ駆動信号S0NがHレベルのとき電源電位Vccとなる。したがって、通常動作モードではセンスアンブ44は通常通り動作する。

【0091】他方、セルフリフレッシュモードでは図14(a)に示されるようにセルフリフレッシュイネーブル信号SREFがHレベルになるので、NANDゲート130の出力信号NAが図14(d)に示されるように20センスアンブ駆動信号SONに同期して変化する。センスアンブ駆動信号SONがLレベルならば転送ゲート138はオフ状態にあるので、ゲート電位VGは接地電位GNDを維持する。他方、センスアンブ駆動信号SONがHレベルになると、転送ゲート138がオンになるので、ゲート電位VGはHレベルのセンスアンブ駆動信号SONに応答して速やかに立上がることができず、図14(e)に示されるように徐々に立上がる。キャパシタ140の容量が大きいほど、このときのゲート電位VGの立上がり速度が遅くなる。30

【0092】このようにセルフリフレッシュモードでは 駆動トランジスタ54のゲート電位VGが接地電位GN Dから電源電位Vccに向かって徐々に上昇するので、 センスアンプ44の動作速度は遅くなるが、センスアン プ44内に流れる貫通電流が低減される。

【0093】電圧制御回路142もまた電圧制御回路128とほぼ同様に構成される。この電圧制御回路142は、通常動作モードではセンスアンプ駆動信号S0Pをそのまま駆動トランジスタ52に供給し、セルフリフレッシュモードでは、センスアンプ駆動信号S0Pに応答40して電源電位Vccから接地電位GNDに向かって徐々に下降する電位を駆動トランジスタ52のゲートに供給する。したがって、セルフリフレッシュモードではセンスアンプ36の動作速度は遅くなるが、センスアンプ36内に流れる貫通電流が低減される。

【0094】以上のようにこの実施の形態5によれば、セルフリフレッシュモードにおいては共通ソースノードS2Pの電位が電源電位Vccに向かって緩やかに上昇し、かつ共通ソースノードS2Nの電位が接地電位GNDに向かって緩やかに下降するため、センスアンプ3650

および44内に流れる貫通電流が低減され、その結果このDRAM全体の消費電力が低減される。

【0095】[実施の形態6]図15は、この発明の実 施の形態6によるDRAMの一部構成を示す回路図であ る。図8に示された実施の形態3ではNチャネルセンス アンプ44側のみに制御可能なトランジスタ90が設け られているが、図15に示されるようにこの実施の形態 6ではNチャネルセンスアンプ44側だけでなく、Pチ ャネルセンスアンプ36側にもPチャネルMOSトラン ジスタ144が設けられる。このトランジスタ144は Pチャネルセンスアンプ36のための駆動トランジスタ 52と直列に接続され、かつ電源ノードに接続されたソ ースを有する。このトランジスタ144は電圧制御回路 146によって制御される。通常動作モードではこの電 圧制御回路146はセンスアンプ駆動信号S0Pをトラ ンジスタ144のゲートにそのまま供給し、セルフリフ レッシュモードではこの電圧制御回路146はそのトラ ンジスタ144のゲート電位をセンスアンプ駆動信号S 0 Pに応答して中間電位 (1/2) V c c から緩やかに 電源電位Vccに向かって上昇させる。

【0096】図16は、図15に示されたDRAMにおけるピット線選択信号BLI1,BLI2、ワード線WL、ピット線BL、/BL、共通ソースノードS2N,S12Pの電位変化を示すグラフである。このグラフの縦軸は電位を示し、横軸は時間を示す。

【0097】図16に示されるように、セルフリフレッシュモードではNチャネルセンスアンプ44の共通ソースノードS2Nは中間電位(1/2)Vccから接地電位GNDに向かって緩やかに下降するとともに、Pチャネルセンスアンプ36の共通ソースノードS2Pの電位は中間電位(1/2)Vccから電源電位Vccに向かって緩やかに上昇する。したがって、センスアンプ36および44の動作速度が遅くなるが、センスアンプ36および44内に流れる貫通電流が低減される。

【0098】このようにNチャネルセンスアンプ44の 共通ソースノードS2Nの電位だけでなく、Pチャネル センスアンプ36の共通ソースノードS2Pの電位も緩 やかにさせたほうがセンスアンプ36および44内に流 れる貫通電流はさらに低減される。

【0099】[実施の形態7]図17は、この発明の実施の形態7によるDRAM内で用いられる内部降圧回路の構成を示す回路図である。図17を参照して、このDRAMは、外部電源電位Vccに基づいて内部電源電位intVccを供給する内部降圧回路と、内部行アドレスストローブ信号RASIに応答して活性化される内部回路180とを備える。この内部降圧回路は、2つの基準電位Vref1,Vref2を形成する基準電位生成回路148と、小さい電流供給能力を有しかつ常時活性化されている電圧ダウンコンバータ164と、大きな電流供給能力を有しかつチップの活性時にのみ活性化され

る電圧ダウンコンバータ170と、このダウンコンバータ170を制御するダウンコンバータ制御回路158と、NチャネルMOSトランジスタ178のみからなる電圧ダウンコンバータ176とを備える。

【0100】基準電位生成回路148は、定電流源15 0と、ダイオード接続されたNチャネルMOSトランジ スタ152と、抵抗154および156とを含む。 電圧 ダウンコンパータ164は、内部電源電位intVcc を基準電位Vref1と比較する比較回路166と、外 部電源ノードおよび内部電源線179の間に接続されか 10 つ比較回路66の出力によって制御される駆動トランジ スタ168とを備える。電圧ダウンコンバータ170も 電圧ダウンコンバータ164とほぼ同様に、比較回路1 72と、駆動トランジスタ174とを備える。ただし、 この比較回路172は、制御回路158の出力に応答し て活性化される。また、この電圧ダウンコンバータ17 0の駆動トランジスタ174のサイズは、電圧ダウンコ ンパータ164の駆動トランジスタ168のサイズより も大きい。したがって、この電圧ダウンコンバータ17 0は電圧ダウンコンバータ164よりも大きい電流供給 能力を有する。ダウンコンバータ制御回路158は、イ ンバータ160とANDゲート162とを含む。電圧ダ ウンコンバータ176のNチャネルMOSトランジスタ 178は外部電源ノードと内部電源線179との間に接 続され、基準電位Vref2を受けるゲートを有する。

【0101】次に、図17に示された内部降圧回路の動 作を説明する。まず待機状態では電圧ダウンコンバータ 164および176が動作する。電圧ダウンコンバータ 164においては、比較回路166が内部電源電位in tVccを基準電位Vref1と比較し、もしも内部電 30 源電位int Vccが基準電位Vref1よりも低いと 駆動トランジスタ168をオンする。また、比較回路1 66は、もしも内部電源電位intVccが基準電位V ref1よりも高いと駆動トランジスタ168をオフに する。そのため、この電圧ダウンコンバータ164は基 準電位Vref1に等しい内部電源電位intVccを 内部電源線179に供給する。この電圧ダウンコンバー タ164は数µA程度の電流しか供給することができな いが、待機状態では内部回路180がほとんど電流を消 費しないので、このような電流供給能力の小さい電圧ダ 40 ウンコンバータ164によって十分な内部電源電位in t V c c が補償され得る。

【0102】また、基準電位生成回路148のトランジスタ152は、電圧ダウンコンパータ176のトランジスタ178のしきい電圧と同じしきい電圧を有する。基準電位Vref1よりもトランジスタ152のしきい電圧だけ高くなるので、トランジスタ178のリースおよびゲート間にはこのトランジスタ178のしきい電圧に等しい電圧が与えられる。したがって、このトランジスタ178を含む電圧ダウンコンパ50

ータ176もまた外部電源電位extVccに基づいて内部電源電位intVccを内部電源線179に供給する。この電圧ダウンコンバータ176はトランジスタ178のみから構成されるので、電圧ダウンコンバータ164のように内部電源線179に供給されないような無駄な電流が消費されることはない。

【0103】次に、通常動作モードではセルフリフレッ シュイネーブル信号SREFがLレベルにあるので、制 御回路158のANDゲート162は、内部行アドレス ストローブ信号RASIに同期された出力信号を比較回 路172に供給する。したがって、通常動作モードでは この比較回路172は内部行アドレスストローブ信号R ASIに応答して活性化される。そのため、この電圧ダ ウンコンバータ170は外部電源電位extVccに基 づいて内部電源電位intVccを内部電源線179に 供給する。このとき、内部回路180は内部行アドレス ストローブ信号RASIに応答して活性化されるので、 内部回路180では大量の電流が消費される。そのた め、内部電源電位intVccは大幅に低下する場合が あるが、電流供給能力の大きい電圧ダウンコンバータ1 70が動作するので、その低下された内部電源電位in t V c c は速やかに予め定められた電位まで復帰され得 る。一般に内部回路180は高速で動作するので、内部 電源電位intVccが低下した場合は速やかにその内 部電源電位intVccは予め定められた電位まで復帰 されなければならない。

【0104】他方、セルフリフレッシュモードではセルフリフレッシュイネーブル信号SREFがHレベルになるので、制御回路158のANDゲート162は、内部行アドレスストローブ信号RASIにかかわらず常にLレベルの出力信号を比較回路172に供給する。したがって、比較回路172は活性化されず、不活性状態のまま維持される。したがって、セルフリフレッシュモードでは電圧ダウンコンパータ164および176のみが動作する。そのため、たとえ内部電源電位intVccが基準電位Vref1よりも大幅に低下したとしても、その低下した内部電源電位intVccが基準電位Vref1よで速やかに復帰させることはできない。したがって、内部回路180の動作速度が遅くなるが、セルフリフレッシュモードにおいて内部降圧回路内で消費される電力が低減される。

【0105】以上のようにこの実施の形態7によれば、電流供給能力の大きい電圧ダウンコンバータ170は通常動作モードでは活性化されるが、セルフリフレッシュモードでは活性化されないので、セルフリフレッシュモードにおける内部降圧回路の消費電力が低減される。

【0106】なお、上述した比較回路166,172としては、たとえばカレントミラー回路を用いた差動増幅器などが好ましく用いられる。

【0107】 [実施の形態8] 図18は、この発明の実

施の形態8によるDRAMで用いられる内部降圧回路の 構成を示す回路図である。図17に示された内部降圧回 路では、トランジスタ178に与える基準電位Vref 2を生成するために基準電位生成回路148がトランジ スタ152を備えているが、図18に示された実施の形 態8では、電圧ダウンコンパータ184がゼロポルトの しきい電圧を有するNチャネルMOSトランジスタ18 6から構成されるので、この基準電位生成回路182は トランジスタ152を備えていない。したがって、基準 電位生成回路182によって生成された基準電位Vre 10 f1は電圧ダウンコンパータ164および170だけで なく、電圧ダウンコンパータ164および170だけで なく、電圧ダウンコンパータ184のトランジスタ18 6にも与えられる。ゼロボルトのしきい電圧を有するト ランジスタ186としては、たとえばディブレション型 のトランジスタが用いられる。

【0108】以上のようにこの実施の形態8によれば、 電圧ダウンコンバータ184がゼロボルトのしきい電圧 を有するトランジスタ186のみから構成されるので、 基準電位生成回路182が図17の基準電位生成回路1 48のようにトランジスタ152を必要としない。

【0109】[実施の形態9]図19は、この発明の実施の形態9によるDRAMで使用される内部降圧回路の構成を示す回路図である。図19を参照して、この内部降圧回路は、基準電位生成回路182と、複数の電圧ダウンコンバータ164,190,170と、電圧ダウンコンバータ190,170を制御するダウンコンバータ制御回路188とを備える。

【0110】内部回路180が待機状態の場合、電圧ダウンコンバータ164のみが活性化される。このとき、Lレベルのセルフリフレッシュイネーブル信号SREFがインバータ160に与えられ、Lレベルの内部行アドレスストローブ信号RASIがANDゲート162および電圧ダウンコンバータ190の比較回路192に与えられる。したがって、電圧ダウンコンバータ164以外の電圧ダウンコンバータ190,170はすべて活性化されない。

【0111】次に、通常動作モードにおいてHレベルの内部行アドレスストローブ信号RSIに応答して内部回路180が活性化されると、このHレベルの内部行アドレスストローブ信号RASIは制御回路188にも与え40られるので、電圧ダウンコンバータ190もまた活性化される。また、このときLレベルのセルフリフレッシュイネーブル信号SREFが制御回路188に与えられるので、この制御回路188は複数の電圧ダウンコンバータ170をすべて活性化する。したがって、通常動作モードにおいて内部回路180が活性化されると、すべての電圧ダウンコンバータ164,190,170が活性化される。

【0112】他方、セルフリフレッシュモードにおいては、Hレベルの内部行アドレスストローブ信号RASI 50

に応答して内部回路180が活性化されると、電圧ダウ ンコンバータ190は活性化されるが、Hレベルのセル フリフレッシュイネーブル信号SREFが制御回路18 8に与えられるので、電圧ダウンコンバータ164およ び190以外の複数の電圧ダウンコンバータ170は活 性化されない。したがって、セルフリフレッシュモード では2つの電圧ダウンコンバータ164,190が外部 電源電位extVccに基づいて内部電源線179に内 部電源電位intVccを供給する。このようにセルフ・ リフレッシュモードで動作する電圧ダウンコンバータの 数は通常動作モードで動作する電圧ダウンコンバータの 数よりも少ないので、セルフリフレッシュモードにおい て内部電源電位intVccが大幅に低下するとその内 部電源電位intVccを速やかに基準電位Vref1 に等しい電位まで回復させることはできない。しかしな がら、セルフリフレッシュモードにおける動作は高速性 を必要としていないので、内部電源電位intVccの 回復が多少遅れてもセルフリフレッシュ動作に支障はな い。

20 【0113】以上のようにこの実施の形態9によれば、 セルフリフレッシュモードにおいて動作する電圧ダウン コンバータの数が通常動作モードよりも少ないため、セ ルフリフレッシュモードにおける内部降圧回路の消費電 力が低減される。

【0114】[実施の形態10] 図20は、この発明の実施の形態10によるDRAMで用いられる内部降圧回路の構成を示す回路図である。図20を参照して、この内部降圧回路は、図19のダウンコンバータ制御回路188の代わりにダウンコンバータ制御回路196は、内部列アドレスストローブ信号CASIおよび内部行アドレスストローブ信号RASIを受けるANDゲート198を含む

【0115】この内部降圧回路においては、高速性を必要とする動作モードではすべての電圧ダウンコンバータ164,190,170が活性化されるのに対し、高速性を必要としない動作モードではダウンコンバータ164および194のみしか活性化されない。したがって、高速性を必要としない動作モードにおけるこの内部降圧回路の消費電力が低減される。

【0116】[実施の形態11] 図21は、この発明の実施の形態11によるDRAMで用いられる内部降圧回路の構成を示す回路図である。このDRAMは非常に速い動作速度を有し、アドレス信号の遷移を検出するアドレス遷移検出器(図示せず)を備える。アドレス信号が遷移すると、そのアドレス遷移検出器によってアドレス遷移検出信号ATDが生成される。このアドレス遷移検出信号ATDに応答して内部回路180内のセンスアンブ(図示せず)などが活性化される。

【0117】図21を参照して、この実施の形態11に

よる内部降圧回路は、図19のダウンコンバータ制御回路188の代わりに、ダウンコンバータ制御回路200を備える。このダウンコンバータ制御回路200は、アドレス遷移検出信号ATDに応答して所定期間だけHレベルになるパルス信号を発生するパルス発生回路202と、そのバルス信号および内部行アドレスストローブ信号RASIを受けるANDゲート204とを含む。

【0118】したがって、Hレベルの内部行アドレスストローブ信号RASIが与えられると、内部回路180が活性化されるとともに、電圧ダウンコンパータ190 10が活性化される。このとき、たとえHレベルの内部行アドレスストローブ信号RASIが与えられてもアドレス信号が遷移しなければ、パルス発生回路200にはHレベルのパルス信号を発生しない。したがって、ANDゲート204はLレベルの出力信号を複数の比較回路172に供給するので、それら比較回路172を含む電圧ダウンコンパータ170はすべて活性化されない。

【0119】 Hレベルの内部行アドレスストローブ信号 RASIが与えられる間に、アドレス信号が遷移する と、バルス発生回路200にはHレベルのバルス信号を 20 発生する。そのため、ANDゲート204はHレベルの 出力信号を複数の比較回路172に供給する。したがって、それら比較回路172を含む電圧ダウンコンバータ 170はすべて活性化される。

【0120】このように内部行アドレスストローブ信号 RASIがHレベルになってもアドレス信号が遷移しなければセンスアンプなどは活性化されないので、この場合は2つの電圧ダウンコンバータ164,190が外部電源電位extVccに基づいて内部電源電位intVccを内部電源線179に供給する。他方、アドレス信30号が遷移するとセンスアンプなどが活性化するので、すべての電圧ダウンコンバータ164,190,170が外部電源電位extVccに基づいて内部電源電位intVccを内部電源線179に供給する。

【0121】以上のようにこの実施の形態11によれば、たとえ内部行アドレスストローブ信号RASIが立上がってもアドレス信号が遷移しなければすべての電圧ダウンコンバータは活性化されないので、この内部降圧回路における消費電力が低減される。

【0122】[実施の形態12] 図22はこの発明の実 40 施の形態12によるDRAMで用いられる内部降圧回路 の構成を示す回路図である。図22を参照して、この内部降圧回路は、外部電源電位extVccに基づいて内部電源電位intVccを供給する電圧ダウンコンバータ206と、この電圧ダウンコンバータ206を制御するダウンコンバータ目的回路188とを含む。この電圧ダウンコンバータ206は、カレントミラー回路を用いた差動増幅器208と、この差動増幅器208によって制御される駆動トランジスタ222とを含む。この差動増幅器208は、PチャネルMOSトランジスタ210 50

および212と、NチャネルMOSトランジスタ214,216,218,220とを含む。PチャネルMOSトランジスタ210および212はカレントミラー回路を構成する。内部電源電位intVccはトランジスタ214のゲートにフィードバックされる。基準電位Vref1はトランジスタ216のゲートに与えられる。トランジスタ218および220は並列に接続され、これらトランジスタ280,220が制御回路188からの出力信号に応答して制御される。駆動トランジスタ22は外部電源ノードおよび内部電源線179の間に接続され、差動増幅器208の出力信号を受けるゲートを有する。制御回路188は、インバータ160とANDゲート162とを含む。

【0123】通常動作モードではLレベルのセルフリフ レッシュイネーブル信号SREFが制御回路188に与 えられる。このときHレベルの内部行アドレスストロー ブ信号RASIが与えられると、内部回路180が活性 化されるが、このHレベルの内部行アドレスストローブ 信号RASIは制御回路188にも与えられるので、H レベルの内部行アドレスストローブ信号RASIはトラ ンジスタ218に与えられるとともに、ANDゲート1 62を介してトランジスタ220にも与えられる。した がって、トランジスタ218および220はともにオン になるので、この差動増幅器208の駆動能力が大きく なる。そのため、駆動トランジスタ222のゲートが十 分に充放電されるので、たとえ内部回路180が大量の 電流を消費して内部源電位intVccが大幅に低下し ても、その内部電源電位intVccは基準電位Vre f1と等しい電位に速やかに回復される。

【0124】他方、セルフリフレッシュモードではHレベルのセルフリフレッシュイネーブル信号SREFが制御回路188に与えられるので、ANDゲート162は Lレベルの出力信号をトランジスタ220に与える。したがって、セルフリフレッシュモードではHレベルの内部行アドレスストローブ信号RASIに応答してトランジスタ218のみがオンになり、トランジスタ220は オフ状態に維持される。そのため、このときの差動増幅器208の駆動能力は小さくなる。

【0125】このようにセルフリフレッシュモードでは 電圧ダウンコンバータ206の電流供給能力が小さいの で、内部電源電位intVccが大幅に低下するとその 内部電源電位intVccが基準電位Vref1に等し い電位まで回復するのに長時間を要する。しかしなが ら、セルフリフレッシュモードでは高速動作が要求され ないので、リフレッシュのための動作が十分に行なわれ 得る。しかもセルフリフレッシュモードでは差動増幅器 208中のトランジスタ220がオンにならないので、 差動増幅器208の消費電力が低減される。

【0126】以上のようにこの実施の形態12によれば、セルフリフレッシュモードにおける電圧ダウンコン

バータ206の電流供給能力が通常動作モードよりも小さくなるため、この内部降圧回路の消費電力が低減される。

【0127】[実施の形態13]図23は、この発明の実施の形態13によるDRAMで使用される内部降圧回路の構成を示す回路図である。図23を参照して、この内部降圧回路は、基準電位VHrefおよびVLrefを生成する基準電位生成回路182と、その基準電位VHrefおよびVLrefをセルフリフレッシュイネーブル信号SREFに応答して選択する選択器224と、外部電源電位extVccに基づいてその選択された基準電位VHrefに等しい内部電源電位intVccを供給する電圧ダウンコンバータ164とを備える。

【0128】通常動作モードではLレベルのセルフリフレッシュイネーブル信号SREFに応答して選択器224が基準電位VHrefを選択する。したがって、電圧ダウンコンバータ164はその選択された基準電位VHrefに等しい内部電源電位intVccを内部電源線179に供給する。

【0129】他方、セルフリフレッシュモードではHレ 20 ベルのセルフリフレッシュイネーブル信号SREFに応答して基準電位VHrefよりも低いVLrefが選択器224によって選択される。したがって、電圧ダウンコンバータ164はこの選択された基準電位VLrefに等しい内部電源電位intVccを内部電源線179に供給する。

【0130】このようにセルフリフレッシュモードでは内部電源電位intVccが通常動作モードよりも低くなる。したがって、セルフリフレッシュモードでは通常動作モードよりも低い内部電源電位intVccが内部 30回路180に供給されるので、内部回路180の消費電力が低減される。

【0131】 [実施の形態14] 図24は、この発明の実施の形態14によるDRAMで用いられる昇圧電位系の回路図である。上述したようにDRAMでは、電源電位Vccよりも高い昇圧電源電位Vppがワード線WLおよび図2中のスイッチ回路56,62に供給される。

【0132】図24を参照して、このDRAMは、電源電位Vccよりも高い昇圧電源電位Vppを発生する昇圧電源電位発生回路227と、ワード線WLの電位また 40はピット線選択信号BLIを供給するドライバ236と、ドライバ236に昇圧電源電位Vppを供給するPチャネルMOSトランジスタ230と、ドライバ236に電源電位Vccを供給するPチャネルMOSトランジスタ234と、これらトランジスタ230および234を制御する昇圧制御回路226とを含む。ドライバ236はPチャネルMOSトランジスタ238およびNチャネルMOSトランジスタ240を含む。

【0133】図25は、図24に示された昇圧電位系の 回路の動作を示すタイミング図である。 【0134】まず通常動作モードでは、Lレベルのセルフリフレッシュイネーブル信号SREFが昇圧制御回路226は特に日本のとき、昇圧制御回路226は常に日本の制御信号CT2をトランジスタ234に与える。昇圧制御回路226はまた所定期間の間Lレベルの制御信号CD1をトランジスタ230に与える。そのため、通常動作モードでは図25(d)に示されるようにドライバ236の出力電位は接地電位GNDから一気に昇圧電源電位Vppまで上昇する。昇圧電源電位Vppは昇圧電源電位発生回路227から供給されるので、昇圧電源電位発生回路227では大量の電力が消費される。

【0135】次に、セルフリフレッシュモードでは、H レベルのセルフリフレッシュイネーブル信号SREFが 昇圧制御回路226に与えられるので、図25 (a) お よび(b)に示されるように、制御信号CT1がHレベ ルにある間に制御信号CT2がLレベルになる。トラン ジスタ234はこのLレベルの制御信号CT2に応答し てオンになるので、電源電位Vccがトランジスタ23 4を介してドライバ236に供給される。このとき図2 5 (c) に示されるLレベルの入力信号INがドライバ 236に与えられると、ドライバ236の出力電位は図 25 (d) に示されるように接地電位GNDから電源電 位Vccまで上昇する。この電源電位Vccは電源ノー ド23から供給され、この電源電位Vccは内部的に生 成されるものではないので、ドライバ236の出力信号 を電源電位Vccまで上昇させるために必要な電流以外 は消費されない。

【0136】次いで図25 (a) および (b) に示されるように制御信号CT2がHレベルになると同時に、制御信号CT1がLレベルになると、トランジスタ234がオフになりトランジスタ230がオンになる。そのため、昇圧電源電位Vppがトランジスタ230を介してドライバ236に供給される。これにより図25 (e)に示されるように、ドライバ236の出力電位は電源電位Vccから昇圧電源電位Vppまで上昇する。この昇圧電源電位Vppは昇圧電源電位発生回路227から供給されるので、昇圧電源電位発生回路227では大量の電力が消費される。

40 【0137】このように通常動作モードでは昇圧電源電位Vppがドライバ236に一気に供給されるのに対し、セルフリフレッシュモードではまず電源電位Vccが供給され、その後昇圧電源電位Vppが供給される。したがって、セルフリフレッシュモードではドライバ236の出力電位が接地電位GNDから電源電位Vccまで上昇する間は昇圧電源電位発生回路227では電力が消費されない。そして、ドライバ236の出力電位が電源電位Vccから昇圧電源電位Vppまで上昇する間だけ昇圧電源電位発生回路227において電力が消費される。その結果、セルフリフレッシュモードでの昇圧電源

電位発生回路227の消費電力は通常動作モードよりも小さくなる。このようにセルフリフレッシュモードでは電源電位Vccおよび昇圧電源電位Vppが段階的に供給されるので、ドライバ236の出力電位が接地電位GNDから昇圧電源電位Vppまで到達するのに長い時間を要するが、セルフリフレッシュモードでは高速性が要求されないので、セルフリフレッシュの動作に支障はない。

【0138】 [実施の形態15] 図26は、この発明の 実施の形態15によるDRAMの全体構成を示すブロッ ク図である。図26を参照して、このDRAMは図1の 構成に加えて、外部から与えられるアドレス信号ADの 上位2ビットをデコードするフラグデコーダ246と、 フラグを格納するフラグレジスタFLG1~FLG4 と、フラグデコーダ246からのデコード信号に応答し てフラグレジスタFLG1~FLG4を選択的に活性化 するフラグ活性化回路248と、内部アドレスカウンタ 28からの内部行アドレス信号RADIの上位2ビット をフラグレジスタFLG1~FLG4のフラグと比較す る一致検出回路244と、上位2ビットの内部行アドレ 20 ス信号RADIがフラグと一致すると内部行アドレスス トローブ信号RASIを遮断するスイッチ回路242と を備える。また、このメモリセルアレイは4つのメモリ ブロックB1~B4に分割される。フラグレジスタFL G1~FLG4はメモリプロックB1~B4に対応して 設けられる。

【0139】図27は、図26中の内部アドレスカウンタ28、一致検出回路244およびスイッチ回路242 の構成を示すブロック図である。図27を参照して、内部アドレスカウンタ28は複数のラッチ回路250を含30む。この内部アドレスカウンタ28は内部行アドレスストローブ信号RASIに応答してインクリメントされる。複数のラッチ回路250に格納された信号は内部行アドレス信号RADIとして行デコーダ12に供給される。また、内部行アドレス信号RADIの上位2ビットは一致検出回路244にも供給される。

【0140】図28は、図26中の一致検出回路244 およびフラグレジスタFLG1~FLG4の構成を示すブロック図である。図28を参照して、一致検出回路244は、内部行アドレス信号RADIの上位2ピットを40フラグレジスタFLG1のフラグと比較する一致検出器252および254と、その上位2ピットをフラグレジスタFLGのフラグと比較する一致検出器256および258と、その上位2ピットをフラグレジスタFLG3のフラグと比較する一致検出器260および262と、その上位2ピットをフラグレジスタFLG4のフラグと比較する一致検出器264および266と、ANDゲート268,270,272,274と、ORゲート276と、インバータ278とを含む。

【0141】次に、図26~図28に示されたDRAM 50

の動作を説明する。外部から与えられたアドレス信号A Dの上位2ピットが(0,0)であれば、メモリプロッ クB1内にデータが格納される。フラグデコーダ246 はその外部から与えられるアドレス信号ADの上位2ビ ット(0,0)をデコードし、さらにそのデコード信号 に応答してフラグ活性化回路148がメモリブロックB 1に対応するフラグレジスタFLG1のフラグを活性化 する。同様に、メモリブロックB3内にデータが格納さ れる場合は、そのメモリブロックB3に対応するフラグ レジスタFLG3のフラグが活性化される。したがっ て、図26に示されるように、既に使用されているメモ リプロックB1およびB3に対応するフラグレジスタF LG1およびFLG3には「1」のフラグがそれぞれ格 納される。他方、未だ使用されていないメモリプロック B2およびB4に対応するフラグレジスタFLG2およ びFLG4には「0」のフラグが格納される。

【0142】セルフリフレッシュモードでは、内部アドレスカウンタ28が内部行アドレスストローブ信号RASIに応答してリフレッシュのための内部行アドレス信号RADIを順次内部的に生成する。内部アドレスカウンタ28によって生成された内部行アドレス信号RADIがメモリブロックB1内のアドレスを示す場合は、一致検出回路244は禁止信号IHBをスイッチ回路242に与えない。そのため、内部行アドレスストローブ信号RASIが行デコーダ12に内部行アドレスストローブ信号RASI2として与えられ、その内部行アドレス信号RADIが行デコーダ12に取込まれる。行デコーダ12はその取込まれた内部行アドレス信号RADIに応答してメモリブロックB1内のワード線を選択的に活性化する。それにより、このメモリブロックB1内のメモリセルがリフレッシュされる。

【0143】他方、内部アドレスカウンタ28によって生成された内部行アドレス信号RADIがメモリブロックB2内のアドレスを示す場合は、一致検出回路244が禁止信号IHBをスイッチ回路242に与える。そのため、内部行アドレスストローブ信号RASIはスイッチ回路242によって遮断され、行デコーダ12に与えられない。そのため、その内部行アドレス信号RADIは行デコーダ12に取込まれないので、行デコーダ12はメモリブロックB2内のワード線を活性化しない。

【0144】以上のようにこの実施の形態15によれば、既に使用されているメモリブロックのみがリフレッシュされ、未だ使用されていないメモリブロックはリフレッシュされないので、すべてのメモリブロックがリフレッシュされる場合に比べて消費電力が低減される。

【 0 1 4 5 】 図 2 9 は、図 2 6 ~図 2 8 に示された D R A M の動作を示すタイミング図である。図 2 9 (a) に示されるようにセルフリフレッシュモードではセルフリフレッシュイネーブル信号 S R E F が H レベルにある。

図29 (c) に示されるように、リフレッシュを行なう

期間では禁止信号IHBはLレベルになり、リフレッシ ュを無視する期間では禁止信号IHBはHレベルにな る。したがって、図29 (d) に示されるように、リフ レッシュを行なう期間では動作電流が流れるが、リフレ ッシュを無視する期間では動作電流は流れない。その結 果、このDRAMの消費電力が低減される。

【0146】 [実施の形態16] 図30は、この発明の 実施の形態16によるDRAMで用いられる行デコーダ の具体的な構成を示す回路図である。図30を参照し て、この行デコーダは、行アドレス信号A3~A8およ 10 びその相補的な行アドレス信号/A3~/A8をプリデ コードしてプリデコード信号X1~X12をプリデコー ド信号線292に供給するプリデコーダ290と、プリ デコード信号X1~X12に応答して選択的に活性化さ れる複数のデコーダユニットRD1、RD2、RD3、 …と、行アドレス信号A1, A2およびその相補的な行 アドレス信号/A1、/A2にデコードしてワード線駆 動信号RX0~RX3を生成するRXデコーダ294と を備える。デコーダユニットRD1, RD2, RD3, …の各々は4つのワード線に対応して設けられる。ま た、各デコーダユニットは、4つのワード線を駆動する 4つのANDゲート280, 282, 284, 286 と、ORゲート288と、プリデコード信号を受けるA NDゲート289とを含む。

【0147】図31は、図30のプロデコーダ290の 一部構成を示す回路図である。図31を参照して、この プリデコーダ290は、アドレス信号A3,/A3,A 4, /A4に応答してプリデコード信号X1~X4を生 成するANDゲート310,312,314,316を 含む。このプリデコーダ290はさらに、Hレベルのセ 30 ルフリフレッシュイネーブル信号SREFに応答してプ リデコード信号X1~X4を強制的にLレベルにするた めのインパータ318を含む。

【0148】図32は、図30中のRXデコーダ294 の具体的な構成を示す回路図である。図32を参照し て、このRXデコーダ294は、アドレス信号A1,/ A1, A2, /A2に応答するANDゲート320, 3 22, 324, 326と、ワード線駆動信号RX0~R X3を生成するORゲート328,330,332,3 34とを含む。このRXデコーダ294はさらに、Hレ 40 ベルのセルフリフレッシュイネーブル信号SREFに応 答してワード線駆動信号RXO~RX3を強制的にHレ ベルにするためのインパータ336を含む。

【0149】再び図30を参照して、この行デコーダは セルフリフレッシュモードにおいてデコーダユニットR D1, RD2, RD3, …を順次選択的に活性化するた めのシフトレジスタ296を備える。このシフトレジス 夕296は、複数のラッチ回路298および300と、 内部行アドレスストローブ信号RASIに応答してオン になる複数の転送ゲート302と、相補的な内部行アド 50 コーダ294の代わりにワード線駆動信号RX0~RX

レスストローブ信号/RASIに応答してオンになる複 数の転送ゲート304とを含む。このシフトレジスタ2 96では、内部行アドレスRASIおよび/RASIに 応答してラッチ回路298および300にラッチされた データ信号が図上左側から右側へシフトされる。この行 デコーダはさらに、シフトレジスタ296の最終段のラ ッチ回路298にHレベルのデータ信号がラッチされる と、所定期間の間パルス信号CRYおよび/CRYを発 生するワンショットパルス発生回路306を備える。

【0150】この行デコーダはさらに、バルス信号CR Yおよび/CRYに応答して動作するシフトレジスタ3 08を備える。このシフトレジスタ308は、ワード線 駆動信号RX0~RX3を順次強制的に活性化する。

【0151】図33は、図30に示された行デコーダ1 0の特徴的な構成のみを示すブロック図である。図33 に示されるように、Hレベルのセルフリフレッシュイネ ープル信号SREFが与えられると、リフレッシュタイ マ24がクロック信号を生成し、さらに内部行アドレス ストローブ信号発生器26がそのクロック信号に応答し て内部行アドレスストローブ信号RASIを生成する。 プリデコーダ用のシフトレジスタ296は内部行アドレ スストローブ信号RASIに応答してインクリメントさ れ、RXデコーダ用シフトレジスタ308はシフトレジ スタ296の出力信号に応答してインクリメントされ

【0152】次に、図30に示された行デコーダの動作 を説明する。まず通常動作モードでは、ブリデコード信 号X1~X12に応答してデコーダユニットRD1,R D2, RD3, …が選択的に活性化される。たとえばデ コーダユニットRD1が活性化された場合は、4つのワ ード線WL0~WL3のいずれかが活性化可能な状態に ある。これら4つのワード線WL0~WL3はワード線 駆動信号RX0~RX3に応答して選択的に活性化され

【0153】ここで、従来の行デコーダではセルフリフ レッシュモードにおいても通常の動作モードと同様に、 内部行アドレス信号に応答してプリデコード信号が生成 され、さらにワード線駆動信号が生成され、それにより ワード線が選択的に活性化される。そのため、従来の行 デコードのセルフリフレッシュモードでは通常動作モー ドと同様にプリデコード信号線のための充放電電流が消 費される。

【0154】これに対し図30に示された実施の形態1 **6では、セルフリフレッシュモードにおいてはHレベル** のセルフリフレッシュイネーブル信号SREFに応答し てプリデコーダ290およびRXデコーダ294が不活 性化される。その代わりに、シフトレジスタ296がデ コーダユニットRD1, RD2, RD3, …を順次選択 的に活性化する。また、シフトレジスタ308がRXデ

3を順次選択的に活性化する。シフトレジスタ308は最初ワード線駆動信号RX0を活性化する。したがって、シフトレジスタ296がデコーダユニットRD1,RD2,RD3,…を順次活性化すると、ワード線WL0,WL4,WL8,…が順次活性化される。シフトレジスタ296が最終段のデコーダユニット(図示せず)を活性化し終えると、シフトレジスタ308はワンショットパルス発生回路306からのパルス信号CRY,/CRYに応答してインクリメントされる。したがって、シフトレジスタ308はワード線駆動信号RX0の代わりにワード線駆動信号RX1を活性化する。再びシフトレジスタ296がデコーダユニットRD1,RD2,RD3,…を順次活性化すると、ワード線WL1,WL5,WL9,…が順次活性化される。このようにしてすべてのワード線が順次選択的に活性化される。

41

【0155】以上のようにこの実施の形態16によれば、セルフリフレッシュモードではシフトレジスタ296および308がワード線を順次選択的に活性化し、リフレッシュのための内部ロウアドレス信号が内部的に生成されるごとにプリデコード信号線292が充放電され20ないので、セルフリフレッシュモードにおける消費電力が低減される。

【0156】 [実施の形態17] 図34は、この発明の実施の形態17によるDRAMの一部構成を示すブロック図である。図34に示されるように、このDRAMのメモリセルアレイはメモリブロックB1~B4に分割される。メモリブロックB1およびB2の間にはセンスアンプ列14が配置される。メモリブロックB3およびB4間にはセンスアンプ列14が配置される。メモリブロックB1~B4の各々は複数のビット線対BL,/BL30を含む。各センスアンプ列14は各メモリブロック内の複数のビット線対BL,/BLに対応する複数のセンスアンプ338を含む。各センスアンプ338はスイッチ回路56を介してブロックB1内のビット線対BL,/BLに接続されるとともに、スイッチ回路62を介してブロックB2内のビット線対BL,/BLに接続される。

【0157】待機状態ではビット線選択信号BLI1およびBLI2の電位はともに昇圧電源電位にあるので、両側のビット線対BL,/BLが1つのセンスアンプ3 4038に接続されている。ここで、たとえばメモリブロックB1が選択されると、ビット線選択信号BLI2の電位が接地電位に下降するので、メモリブロックB2内のビット線対BL,/BLがセンスアンプ338から切離される。

【0158】上述したように通常動作モードでは従来と同様に動作する。他方、セルフリフレッシュモードでは従来のDRAMでは、通常動作モードと同様に動作する。すなわち、リフレッシュのための内部行アドレス信号が生成され、それにより1つのワード線が活性化され 50

るごとに、そのワード線の活性化に先立って両側のビット線選択信号BLI1およびBLI2の電位が昇圧電源電位に引上げられている。

【0159】図35は、この発明の実施の形態17によ

るDRAMの特徴的な構成を示すプロック図である。図 35を参照して、このDRAMは、内部アドレスカウン タ28によって生成される内部行アドレス信号の上位2 ピットA10、A11をそれぞれラッチするラッチ回路 340および342と、その生成されたアドレス信号A 10, A11がそれぞれラッチ回路340および342 のアドレス信号と一致するか否かを検出する一致検出回 路344とを備える。図35中のビット線選択信号発生 回路84は、それらアドレス信号が互いに一致した場合 はビット線選択信号BLIの電位をそのまま維持する。 【0160】図36は、図34および図35に示された DRAMのセルフリフレッシュモードにおける動作を示 すタイミング図である。図36 (c) に示されるように セルフリフレッシュイネーブル信号SREFがHレベル のなると、リフレッシュタイマ24は図36(d)に示 されるようなクロック信号CLKを生成する。内部行ア ドレスストローブ信号RASI発生器26はそのクロッ ク信号CLKに応答して図36(e)に示されるような 内部行アドレスストローブ信号RASIを生成する。他 方、内部アドレスカウンタ28はそのクロック信号CL Kに応答してリフレッシュのための内部行アドレス信号 RADIを順次生成する。この内部行アドレス信号RA

(a) および(b) に示されるように変化する。アドレス信号A11がHレベルでかつアドレス信号A10がHレベルであれば、メモリブロックB1が活性化される。アドレス信号A11がLレベルであり、かつアドレス信号A10がHレベルであれば、メモリブロックB2が活性化される。アドレス信号A11がHレベルであり、かつアドレス信号A10がLレベルであれば、メモリブロックB3が活性化される。そして、アドレス信号A11がLレベルであり、かつアドレス信号A10がLレベルであるならば、メモリブロックB4が活性化される。

DIの上位2ビットA10およびA11は、図36

【0161】最初はアドレス信号A10およびA11ともにHレベルになるので、それらHレベルのアドレス信号A10およびA11はラッチ回路340および342にそれぞれ格納される。この場合、メモリブロックB1が活性化されるので、図36(f)~(i)に示されるように、メモリブロックB1に対応するビット線選択信号BLI1は昇圧電源レベルになり、メモリブロックB2に対応するビット線選択信号BLI2は接地電位になる。また、メモリブロックB3に対応するビット線選択信号BLI3は昇圧電源電位を維持し、メモリブロックB4に対応するビット線選択信号BLI4もまた昇圧電源電位を維持する。

【0162】次いで、内部アドレスカウンタ28はクロ

ック信号CLKに応答してインクリメントされるが、ア ドレス信号A10およびA11は変化しない。この新た に生成されたアドレス信号A10およびA11は一致検 出回路344に与えられ、この一致検出回路344にお いて前にラッチされたアドレス信号A10およびA11 とそれぞれ比較される。この比較動作は内部行アドレス ストローブ信号RASIに応答して行なわれる。ここで は、前に生成されたアドレス信号A10およびA11が 今回新たに生成されたアドレス信号A10およびA11 と一致するので、ビット線選択信号発生回路84はビッ 10 ト線選択信号BLIの電位を前の電位のまま維持する。 したがって、ビット線選択信号BLI1は昇圧電源電位 のまま維持され、ビット線選択信号BLI2は接地電位 のまま維持される。また、ビット線選択信号BLI3お よびBLI4はともに昇圧電源電位のまま維持される。 【0163】次いで、新たに生成されたアドレス信号A 10およびA11がそれぞれHレベルおよびLレベルに なると、メモリブロックB2が活性化され、そのブロッ クB2内の1つのワード線が活性化される。この新たに 生成されたアドレス信号A10およびA11はその前に 20 ラッチされているアドレス信号A10およびA11と一 致しないので、ビット線選択信号発生回路84はビット **線選択信号BLIの電位を変化させる。すなわち、メモ** リブロックB1に対応するビット線選択信号BLI1は 昇圧電源電位から接地電位に下降し、メモリブロックB 2に対応するピット線選択信号BLIには接地電位から 昇圧電源電位に上昇する。

【0164】このように、従来のDRAMでは同じメモリブロック内のワード線が連続的に活性化される場合であってもそのワード線の活性化前に必ずビット線選択信 30号の電位が昇圧電源電位まで上昇させられるのに対し、この実施の形態17では同じメモリブロック内のワード線が連続的に活性化される場合はビット線選択信号の電位は変化させられない。したがって、ビット線選択信号の充放電の回数が低減され、その結果、セルフリフレッシュモードにおける消費電力が低減される。

【0165】 [実施の形態18] 図37は、この発明の 実施の形態18によるDRAMの一部構成を示すプロッ ク図である。図37を参照して、このDRAMはさら に、内部アドレスカウンタ28とマルチプレクサ18と 40 の間にアドレス変換器346を備える。

【0166】上述した実施の形態17では、ある程度同じメモリブロック内のワード線が連続的に活性化される場合を示したが、アドレス構成によっては同じメモリブロック内のワード線が連続的に活性化されない場合がある。このような場合は、内部行アドレス信号RADIに応答してできる限り多数のワード線が同じメモリブロック内で連続的に活性化されるようにその順次形成される内部行アドレス信号RADIを適宜変更すればよい。

【0167】図38は図37中のアドレス変換器346 50

の具体的な構成の一例を示す回路図である。図38を参照して、このアドレス変換器346では、アドレス信号 A0およびA1が互いに交換され、それにより内部アドレス信号IA0およびIA1が生成される。アドレス信号A2はインバータ348で反転され、それにより内部 アドレス信号IA2が生成される。アドレス信号A3は そのまま内部アドレス信号IA3として供給される。アドレス信号A4およびA5は互いに交換され、それにより内部アドレス信号IA4およびIA5が生成される。

【0168】以上のようにこの実施の形態18によれば、アドレス変換器346が同じメモリブロック内の複数のワード線が連続的に活性化されるように内部アドレスカウンタ28からの内部行アドレス信号RADIが変換されるため、上述した実施の形態17と同様にピット線選択信号の充放電の回数が低減され、その結果、セルフリフレッシュモードにおける消費電力が低減される。

【0169】以上でこの発明の実施の形態を詳述したが、この発明の範囲は上述した実施の形態によって限定されるものではない。たとえば上記セルフリフレッシュモードの代わりにその他の高速性を要求されない動作モード、たとえば低周期シンクロナスモードなどにおいてもこの発明は適用可能であるなど、この発明はその主旨を逸脱しない範囲内で当業者の知識に基づき種々の改良、修正、変形などを加えた形態で実施することができる。

### 【図面の簡単な説明】

【図1】 この発明の実施の形態1によるDRAMの全体構成を示すブロック図である。

【図2】 図1中のメモリブロックおよびセンスアンプ列の具体的な構成を示す回路図である。

【図3】 図1に示されたDRAMにおけるビット線選択信号を制御する回路の構成を示すブロック図である。

【図4】 図1~図3のDRAMの動作を示すタイミング図である。

【図5】 図2に示されたビット線選択信号、ワード 線、ビット線、およびセンスノードの電位変化を示すグ ラフである。

【図6】 図1に示されたDRAMにおいて用いられる 遅延回路の一例を示す回路図である。

【図7】 この発明の実施の形態2によるDRAMにおけるピット線選択信号、ワード線、ピット線、およびセンスノードの電位変化を示すグラフである。

【図8】 この発明の実施の形態3によるDRAMの一部構成を示す回路図である。

【図9】 図8のDRAMの動作を示すタイミング図である。

【図10】 図8のDRAMにおけるピット線選択信号、ワード線、ピット線および共通ソースノードの電位変化を示すグラフである。

【図11】 この発明の実施の形態4によるDRAMの

一部構成を示す回路図である。

【図12】 図11のDRAMの動作を示すタイミング 図である。

【図13】 この発明の実施の形態5によるDRAMの 一部構成を示す回路図である。

【図14】 図13のDRAMの動作を示すタイミング 図である。

【図15】 この発明の実施の形態6によるDRAMの 一部構成を示す回路図である。

【図16】 図15のDRAMにおけるピット線選択信 10 の構成を示すブロック図である。 号、ワード線、ビット線、および共通ソースノードの電 位変化を示すグラフである。

【図17】 この発明の実施の形態7によるDRAMで 用いられる内部降圧回路の構成を示す回路図である。

【図18】 この発明の実施の形態8によるDRAMで 用いられる内部降圧回路の構成を示す回路図である。

【図19】 この発明の実施の形態9によるDRAMで 用いられる内部降圧回路の構成を示す回路図である。

【図20】 この発明の実施の形態10によるDRAM で用いられる内部降圧回路の構成を示す回路図である。

【図21】 この発明の実施の形態11によるDRAM で用いられる内部降圧回路の構成を示す回路図である。

【図22】 この発明の実施の形態12によるDRAM で用いられる内部降圧回路の構成を示す回路図である。

【図23】 この発明の実施の形態13によるDRAM で用いられる内部降圧回路の構成を示す回路図である。

この発明の実施の形態14によるDRAM 【図24】 の一部構成を示す回路図である。

【図25】 図24のDRAMの動作を示すタイミング 図である。

【図26】 この発明の実施の形態15によるDRAM の全体構成を示すブロック図である。

【図27】 図26中の内部アドレスカウンタ、一致検 出回路およびスイッチ回路の構成を示すプロック図であ る。

【図28】 図26および図27中の一致検出回路の具 体的な構成を示すブロック図である。

【図29】 図26~図28のDRAMの動作を示すタ イミング図である。

における行デコーダの構成を示す回路図である。

【図31】 図30中のプリデコーダの一部構成を示す 回路図である。

【図32】 図30中のRXデコーダの具体的な構成を 示す回路図である。

【図33】 図30の行デコーダの構成を簡略的に示す ブロック図である。

【図34】 この発明の実施の形態17によるDRAM の一部構成を示すブロック図である。

【図35】 図34のDRAMの一部構成を示すプロッ ク図である。

【図36】 図34および図35のDRAMの動作を示 すタイミング図である。

【図37】 この発明の実施の形態18によるDRAM

【図38】 図37中のアドレス変換器の具体的な構成 を示す回路図である。

【図39】 従来のDRAMの一部構成を示す回路図で ある。


【図40】 図39のDRAMにおけるピット線選択信 号、ワード線、およびピット線の電位変化を示すグラフ である。


【図41】 従来のDRAMで用いられる内部降圧回路 の構成を示す回路図である。

20 【符号の説明】


ユニット。

10 列デコーダ、12 行デコーダ、14 センスア ンプ列、18 マルチプレクサ、22 CBR検出器、 24 リフレッシュタイマ、26 内部行アドレススト ローブ信号発生器、28 内部アドレスカウンタ、30 メモリセル、36 Pチャネルセンスアンプ、44 Nチャネルセンスアンプ、56,62スイッチ回路、9 1,106,128,142,146 電圧制御回路、 148,182 基準電位発生回路、158,188, 196,200 ダウンコンバータ制御回路、164, 170, 176, 184, 190, 206 電圧ダウン コンバータ、166, 172, 192, 208 比較回 路、168,174,194,222 駆動トランジス 夕、180 内部回路、224 選択器、226昇圧制 御回路、227 昇圧電源電位発生回路、232 電源 ノード、228昇圧電源ノード、236 ドライバ、2 42 スイッチ回路、244 一致検出回路、246 フラグデコーダ、248 フラグ活性化回路、290 プリデコーダ、294 RXデコーダ、296,308 シフトレジスタ、306 ワンショットプラス発生回 【図30】 この発明の実施の形態16によるDRAM 40 路、338 センスアンプ、346 アドレス変換器、 B1~B4 メモリブロック、BL, /BL ピット 線、WL ワード線、SN, /SN センスノード、S 2P, S2N 共通ソースノード、FLG1~FLG4 フラグレジスタ、RD1, RD2, RD3 デコーダ












## 【図5】




【図6】




【図7】




【図8】







【図10】




【図11】




【図12】




【図13】




【図14】







【図16】




[図22]




【図34】




【図17】




[図18]




【図19】




[図20]




[図21]




[図23]




【図24】









[図28]




【図26】




【図27】




【図29】




[図33]




【図36】




[図30]




【図35】




【図37】



[図39]



【図40】



【図41】

